

KOCAELİ ÜNİVERSİTESİ * FEN BİLİMLERİ ENSTİTÜSÜ

**KESİNTİSİZ GÜÇ KAYNAKLARI İÇİN SAYISAL TABANLI
EVİRİCİ DENETİMİ**

DOKTORA TEZİ
Emine DOĞRU BOLAT

Ana Bilim Dalı: Elektrik Eğitimi
Danışman: Yrd. Doç. Dr. H. Metin ERTUNÇ

TEMMUZ 2005

168827

KOCAELİ ÜNİVERSİTESİ * FEN BİLİMLERİ ENSTİTÜSÜ

**KESİNTİSİZ GÜÇ KAYNAKLARI İÇİN SAYISAL TABANLI
EVİRİCİ DENETİMİ**

DOKTORA TEZİ

Emine DOĞRU BOLAT


Tezin Enstitüye Verildiği Tarih : 23. 05. 2005

Tezin Savunulduğu Tarih : 07. 07. 2005


**Danışman
Yrd. Doç. Dr.
H. Metin ERTUNÇ**



**Üye
Prof. Dr.
İrfan GÜNEY**




**Üye
Prof. Dr.
Semra ÖZTÜRK**



**Üye
Doç. Dr.
Kadir ERKAN**



**Üye
Yrd. Doç. Dr.
Engin ÖZDEMİR**



TEMMUZ 2005

KESİNTİSİZ GÜÇ KAYNAKLARI İÇİN SAYISAL TABANLI EVİRİCİ DENETİMİ

Emine DOĞRU BOLAT

Anahtar Kelimeler: Eviriciler, DGM (Darbe Genişlik Modülasyonu), Bulanık Mantık Denetleyici, DSP.

Özet: Bu doktora tez çalışmasında, tek fazlı KGK eviricisinin sayısal tabanlı denetimi Texas Instruments'ın TMS320LF2407 DSP işlemcisi kullanılarak gerçekleştirilmiştir. Klasik PI denetleyicisi ve bulanık mantık denetleyicinin birlikte kullanıldığı iki yeni denetim şeması sunulmuştur.

Temel ve klasik denetleyici olarak İki Çevrimli Akım Tabanlı Denetim Şeması kullanılmıştır. Bu şemada gerilim ve akım denetim çevrimi olmak üzere iki denetim çevrimi bulunmaktadır. Her denetim çevrimi bir PI denetleyiciyi içermektedir. Bu denetim şeması geliştirilerek gerilim çevriminin PI denetleyici parametrelerinin bulanık mantık denetleyici ile ayarlandığı Bulanık Kazanç Ayarlı PI Denetleyici ile gerilim çevriminin geri besleme kazancının bulanık mantık denetleyici ile belirlendiği Gerilim Geri Besleme Kazancının BMD ile Ayarlandığı Denetim Şeması önerilmiştir. Bu denetim şemaları performanslarının doğrulanması için önce simüle edilmiş ardından DSP ile gerçekleştirilmiştir. Bulanık mantık denetleyicinin kullanıldığı iki denetim şeması da İki Çevrimli Akım Tabanlı Denetim Şemasına göre daha başarılı sonuç vermiştir. Her iki yöntemin de düşük THD'li, sabit frekanslı, kararlı çıkış gerilimi ve doğrusal olmayan yüklerle dinamik cevap sağladığı görülmüştür. Bu iki yöntemde ölçülen THD değerleri IEEE 519-1992 gerilim harmonik standardına uygundur.

DSP BASED CONTROL OF INVERTER FOR UNINTERRUPTABLE POWER SUPPLIES

Emine DOĞRU BOLAT

Keywords: Inverters, PWM (Pulse Width Modulation), Fuzzy Logic Controllers, DSP.

Abstract: In this thesis, digital control of single phase UPS inverter is implemented by using Texas Instruments TMS320LF2407 DSP. Two new control schemes are presented using both classical PI controller and fuzzy logic controller together.

Double Loop Current Mode Control Scheme is used as the basic and classical controller. This scheme includes two control loops as voltage and current. Each control loop has one PI controller. This control scheme is improved by using fuzzy logic controller. Two control schemes as Fuzzy Gain Scheduling of PI Controller and Adjusting Voltage Feedback Gain by Fuzzy Logic Controller are proposed using both this control scheme and fuzzy logic controller. In Fuzzy Gain Scheduling of PI Controller, voltage loop PI controller parameters are adjusted by fuzzy logic controller. In Adjusting Voltage Feedback Gain by Fuzzy Logic Controller, voltage feedback gain is adjusted by fuzzy logic controller. These control schemes are verified by simulations and implementations. The two control schemes using fuzzy logic controller give more successful results than Double Loop Current Mode Control Scheme. Both control schemes provide output voltage with stable, constant frequency and low THD plus fast dynamic response to nonlinear loads. The measured THD values obtain IEEE 519-1992 voltage harmonic standard.

ÖNSÖZ ve TEŞEKKÜR

Hızla gelişen teknolojinin getirdiği, gerek sanayide gerekse günlük hayatımızda yer alan hassas elektronik cihazlar temiz ve kesintisiz enerjiye gereksinim duymaktadırlar. Bu gereksinim, enerji kesintilerinin sıklıkla yaşandığı enerji alt yapısını tamamlayamamış ülkelerde kendini daha da fazla hissettirmektedir. Hayat standartlarının her geçen gün yükseldiği günümüzde bu gibi gereksinimler güvenilir Kesintisiz Güç Kaynaklarını (KGK) gündeme getirmiştir.

Bu çalışmada, tek fazlı KGK eviricisinin sayısal tabanlı denetimi, klasik denetim yöntemlerinden PI denetleyici ile modern denetim yöntemlerinden bulanık mantık denetleyicinin birlikte kullanıldığı yeni iki denetim şeması ile gerçekleştirilmiştir. Bu denetim şeması simülasyon ve deneysel çalışmalarla test edilmiş ve oldukça başarılı sonuçlar alınmıştır. Bu tez çalışması TIDEB tarafından TIDEB3030194 numaralı proje kapsamında desteklenmiştir.

Doktora tez çalışmam boyunca yardımlarını esirgemeyen danışman hocam Sayın Yrd. Doç Dr. H. Metin ERTUNÇ'a, tez izleme komitesinde bulunan sayın hocalarım Doç. Dr. Kadir ERKAN'a ve Yrd. Doç. Dr. Engin ÖZDEMİR'e teşekkürlerimi sunarım.

Bana tez çalışmalarında gerek teknik gerek maddi gerekse manevi bakımdan her tür desteği veren sevgili eşim Yaşar BOLAT'a, deneysel çalışmalar sırasında yardımlarını aldığım Sinan UNAN ve Servet UÇAR'a teşekkür ederim.

İÇİNDEKİLER

ÖZET.....	ii
ABSTRACT.....	iii
ÖNSÖZ VE TEŞEKKÜR.....	iv
İÇİNDEKİLER.....	v
SİMGELER DİZİNİ VE KISALTMALAR.....	x
ŞEKİLLER DİZİNİ.....	xv
TABLolar DİZİNİ.....	xxi
BÖLÜM 1. GİRİŞ.....	1
1.1. Tez Konusu İle İlgili Yapılan Çalışmalar.....	3
1.2. Tezin Hedefi.....	7
1.3. Tezin Yapısı.....	8
BÖLÜM 2. EVİRİCİLER.....	9
2.1. Giriş.....	9
2.2. Temel Evirici.....	9
2.3. Gerilim Kaynaklı Eviriciler (VSD).....	11
2.3.1. Yarım köprü gerilim kaynaklı evirici.....	12
2.3.2. Köprü gerilim kaynaklı evirici.....	15
2.3.2.1. Direnç yüklü.....	15
2.3.2.2. Endüktif (RL) yüklü.....	18
2.4. Evirici Gerilim Denetim Teknikleri.....	20
2.4.1. Eviriciyi besleyen DA giriş geriliminin denetimi.....	20
2.4.2. Eviricinin AA çıkış geriliminin denetimi.....	20
2.4.3. Eviricinin içindeki gerilimin denetimi.....	21
2.5. Darbe Genişlik Modülasyonu (DGM)	21

2.5.1. Tekli darbe genişlik modülasyonu.....	21
2.5.2. Çoklu darbe genişlik modülasyonu.....	23
2.5.3. Sinüsoidal darbe genişlik modülasyonu (SDGM)	24
2.5.4. Geliştirilmiş sinüsoidal darbe genişlik modülasyonu	28
2.6. Darbe Genişlik Modülasyonlu (DGM) Eviriciler.....	29
2.6.1. Tek fazlı köprü eviriciler.....	29
2.6.2. Tek fazlı yarım köprü eviriciler.....	31
2.6.3. Performans parametreleri.....	32
2.7. Üç Fazlı Eviriciler.....	33
2.7.1. 120° iletim tipi	34
2.7.2. 180° iletim tipi	38
2.8. Akım Kaynaklı Eviriciler.....	42
2.8.1. Tek fazlı akım kaynaklı köprü evirici.....	42
2.8.2. Üç fazlı akım kaynaklı evirici.....	43
BÖLÜM 3. HARMONİKLER.....	46
3.1. Giriş.....	46
3.2. Harmoniklerin Tanımı.....	46
3.3. IEEE 519-1992 Standardı.....	50
3.4. Harmonik Üreten Kaynaklar.....	51
3.5. Harmoniklerin Etkileri.....	54
3.6. Harmonik Azaltma Yöntemleri.....	55
3.6.1. Harmoniklerin üretilmesinin önlenmesi.....	55
3.6.2. Pasif filtreler.....	56
3.6.3. İzolasyon transformatörleri.....	57
3.6.4. Aktif filtreler.....	57
BÖLÜM 4. BULANIK MANTIK.....	59
4.1. Giriş.....	59
4.2. Bulanık Küme Teorisi.....	60
4.2.1. Bulanık kümeler üzerindeki işlemler.....	62

4.2.1.1. Tümleyen.....	62
4.2.1.2. Bulanık birleşme.....	64
4.2.1.3. Bulanık kesişme.....	64
4.2.2. Bulanık kümelerin özellikleri.....	65
4.3. Üyelik Fonksiyonları.....	67
4.3.1. Üyelik fonksiyonlarının kısımları.....	70
4.4. Bulanık Mantık Denetleyici.....	72
4.4.1. Bulandırıcı arabirimi.....	73
4.4.2. Bilgi tabanı.....	74
4.4.2.1. Veri tabanı.....	74
4.4.2.2. Kural tabanı.....	74
4.4.3. Karar verme mantığı	76
4.4.4. Durulayıcı arabirimi	76
4.4.4.1. Maksimum üyelik yöntemi.....	77
4.4.4.2. Ağırlık merkezi yöntemi.....	77
4.4.4.3. Mean-Max üyelik yöntemi.....	78
4.5. Bulanık Mantık Denetleyicilerin Üstünlük ve Sakıncaları.....	79
4.5.1. Bulanık mantık denetleyicilerin üstünlükleri.....	79
4.5.2. Bulanık mantık denetleyicilerin sakıncaları.....	79
BÖLÜM 5. KGK EVİRİCİSİNİN DENETİMİ.....	81
5.1. Giriş.....	81
5.2. Tek Fazlı DGM Evirici.....	82
5.3. İki Çevrimli Akım Tabanlı Denetim Yöntemi.....	84
5.4. KGK Eviricisinin Bulanık Mantık Denetleyici ile Denetimi.....	86
5.4.1. Bulanık kazanç ayarlı PI denetleyici	86
5.4.1.1. Kazanç ayarlama.....	87
5.4.1.2. Kazanç ayarlama prensibi.....	87
5.4.1.3. Bulanık kazanç ayarlı PI denetleyicisinin uygulanması.....	88
5.4.2. BMD ile gerilim geri besleme kazancının ayarlanması.....	92

5.4.2.1. BMD ile geri besleme kazancının ayarlanmasının uygulanması.....	93
5.4.3. Önerilen BMD şemalarının özellikleri.....	96
BÖLÜM 6. GERÇEKLENEREN SİSTEMİN ÖZELLİKLERİ.....	98
6.1. Giriş.....	98
6.2. Yapılan Simülasyonların Özellikleri.....	98
6.2.1. Simülasyonlarda kullanılan yükler.....	99
6.3. Gerçeklenen Deney Düzenegi.....	101
6.3.1. Denetleyici kartı.....	103
6.3.1.1. DSP'nin sağladığı avantajlar.....	103
6.3.1.2. TMS320LF2407A DSP'nin özellikleri.....	105
6.4. IGBT Sürücü.....	106
6.5. IGBT (Insulated Gate Bipolar Transistor).....	106
6.5.1. Planar ve trench IGBT.....	108
6.5.2. IGBT'nin uygulama alanları.....	109
6.5.3. Bu çalışmada kullanılan IGBT ve özellikleri.....	111
6.6. LC Evirici Çıkış Filtre Değerlerinin Hesaplanması.....	112
6.7. Deneysel Çalışmada Kullanılan Yükler.....	114
BÖLÜM 7. KGK EVİRİCİSİNİN SAYISAL TABANLI DENETİMİNE İLİŞKİN SİMÜLASYON ve DENEY SONUÇLARI.....	117
7.1. Giriş.....	117
7.2. İki Çevrimli Akım Tabanlı Denetim Yöntemi.....	118
7.3. Bulanık Kazanç Ayarlı PI Denetleyici	127
7.4. BMD ile Gerilim Geri Besleme Kazancının Ayarlanması.....	134
7.5. Simülasyon ve Deney Sonuçlarının Değerlendirilmesi.....	141
SONUÇLAR VE ÖNERİLER.....	147

KİŞİSEL YAYINLAR.....	150
KAYNAKLAR.....	151
EK A.....	157
EK B.....	159
ÖZGEÇMİŞ.....	163



SİMGELER DİZİNİ ve KISALTMALAR

a	: DGM oranı
\underline{A}	: Bulanık küme
\underline{A}'	: \underline{A} bulanık kümesinin tümleyeni
α	: Açı (derece)
C	: Evirici filtre kondansatörü (Farad)
d	: Görev süresi (saniye)
de	: Gerilim hatasının değişimi
$de(k)$: Gerilim hatasının değişiminin ayrık gösterimi
D_1	: Diyot
D_2	: Diyot
DF_n	: Tek (ya da n'inci) harmonik bileşeninin bozulma faktörü
e	: Gerilim hatası
$e(k_0)$: Şu andaki gerilim hatası
$e(k_1)$: Bir önceki gerilim hatası
E	: DA güç kaynağı (Volt)
E_d	: Eviricinin DA bara gerilimi
f	: Frekans (Hertz)
f_c	: Taşıyıcı üçgen dalganın frekansı (Hertz)
δ	: Köprü eviricideki anahtarlama zamanlarında bazı anahtarların kapalı olduğu süre
f_m	: Referans modüle edici sinüsoydal sinyalin frekansı (Hertz)
f_p	: Darbe frekansı (Hertz)
f_r	: Çıkış geriliminin temel frekansı
f_s	: Anahtarlama frekansı
$\underline{Genç}$: Bulanık küme
HF_n	: n'inci harmoniğin harmonik faktörü
I_1	: Akım sinyalinin temel bileşenin RMS değeri
i_C	: Kondansatör akımı

i_L	: Bobin akımı
I_i	: DA giriş akımı
I_h	: Akım sinyalinin h. harmoniğın RMS değeridir
I_L	: Temel frekanstaki ortalama istenilen maksimum akımıdır.
$I_{O(ORT)}$: Ortalama çıkış akımı (Amper)
$I_{O(RMS)}$: Çıkış akımının RMS değeri
I_o	: Evirici çıkış akımının salınımı
I_{ref}	: Akım referans siyali
I_{SC}	: Ortak bağlantı noktasındaki mevcut kısa devre akımı
I_{tem}	: Temel akım
$I_{yük}$: Yük akımı
I_3	: 3.dereceden akım harmoniği
I_5	: 5.dereceden akım harmoniği
I_7	: 7.dereceden akım harmoniği
$i_{anahtar(RMS)}$: Anahtardaki akımın RMS değeri
i_{D1}	: Diyottan geçen akım (Amper)
I_e	: Akım hatası
i_{s1}	: Anahtarlama elemanından geçen akım (Amper)
i_o	: Yük akımı
h	: Harmonik derecesi
k	: Sayaç
K	: Fourier analizinden çıkarılan sabit
K_1	: Akım geri besleme kazancı
K_i	: İntegral kazancı
K_{II}	: Akım çevrimi I (integral) kazancı
K_{IV}	: Gerilim çevrimi I (integral) kazancı
K_2	: Gerilim geri besleme kazancı
K_p	: Oransal kazanç
K_{PI}	: Akım çevrimi P (oransal) kazancı
K_{PV}	: Gerilim çevrimi P(oransal) kazancı
kV	: Kilo Volt
kVA	: Kilo Volt-Amper
L	: Bobin (Henry)

L_s	: Seri bobin (Henry)
m	: Darbe sayısı
M	: Modülasyon indeksi
μ	: Üyelik derecesi
$\mu_{\underline{A}}(x)$: \underline{A} bulanık kümesindeki x elemanının üyelik derecesi
N	: Frekans modülasyon oranı
P_L	: Yük tarafından harcanan güç
P_o	: Çıkış gücü
R_C	: Kondansatörün ESR'si
R_L	: Bobinin ESR'si
R_y	: Yük direnci
R_L	: Direnç bobin yükü
σ_f	: Standart sapma
S_1	: Yarı iletken anahtarlama elemanı
S_2	: Yarı iletken anahtarlama elemanı
t	: Zaman (saniye)
T	: Periyot (saniye)
T_s	: Örnekleme zamanı
θ	: Yükün faz açısı
T_{ON}	: Anahtarlama elemanının iletimde olduğu süre (saniye)
τ	: Zaman sabiti (saniye)
t_w	: Darbe genişliği
T	: Örnekleme zamanı (sn)
u	: PI denetleyici çıkışı
u_f	: Ortalama değerdir
V_{AB}	: Hat gerilimi
V_{AN}	: A fazının gerilimi
V_{BC}	: Hat gerilimi
V_1	: Gerilim sinyalinin temel bileşenin RMS değeri
V_{BN}	: B fazının gerilimi
V_c	: Taşıyıcı üçgen dalganın genliği (Volt)
V_{CA}	: Hat gerilimi
V_{CN}	: C fazının gerilimi

$V_c(t)$: Taşıyıcı üçgen dalga
V_{da}	: DA bara gerilimi
V_h	: Gerilim sinyalinin h. harmoniğinin RMS değeridir
$V_{L(RMS)}$: Çıkış hat geriliminin RMS değeri
V_m	: Referans modüle edici sinüsoydal sinyalin genliği (Volt)
V_o	: Çıkış gerilimi (Volt)
$V_{o(ort)}$: Ortalama çıkış gerilimi (Volt)
$V_{O(ORT)}$: Ortalama çıkış gerilimi (Volt)
$V_{O(RMS)}$: Çıkış geriliminin RMS değeri (Volt)
$V_{ph(RMS)}$: Faz geriliminin RMS değeri
$V_i(t)$: Referans modüle edici sinüsoydal sinyal
V_{ref}	: Referans sinüsoidal gerilim
<u>Yaşlı</u>	: Bulanık küme
z^*	: Durulamada çıkış değeri
AA	: Alternatif akım
ADC	: Analog sayısal çevirici (Analog Digital Converter)
BJT	: Bipolar transistör
BMD	: Bulanık Mantık Denetleyici
COM	: Ağırlık merkezi yöntemi (Center of Mass)
CSI	: Akım kaynaklı evirici
CVCF	: Sabit gerilim sabit frekans (Constant Voltage Constant Frequency)
DA	: Doğru akım
DAC	: Sayısal analog çevirici
DARAM	: Çift erişimli RAM (Dual Access RAM)
DF	: Bozulma (Distortion) Faktörü
DGM	: Darbe Genişlik Modülasyonu
dll	: Dinamik bağlantılı kütüphane (Dynamic Link Library)
DSP	: Sayısal işaret işlemcisi (Digital Signal Processor)
EVA	: Olay yöneticisi A (Event Manager A)
EVB	: Olay yöneticisi B (Event Manager B)
GTO	: Kapıdan söndürmeli tristör (Gate Turn Off)
GSDGM	: Geliştirilmiş sinüsoidal darbe genişlik modülasyonu
IEEE	: Elektrik ve Elektronik Mühendisleri Enstitüsü

IGBT	: İzole kapılı transistör (Insulated Gate Bipolar Transistör)
IH	: İndüksiyon ısıtma (Induction Heating)
JTAG	: Birleşik test faaliyet grubu (Joint Test Action Group)
KGK	: Kesintisiz Güç Kaynağı
MAX	: <u>A</u> ve <u>B</u> kümelerindeki elemanların üyelik derecelerinin en büyüğü
MIN	: <u>A</u> ve <u>B</u> kümelerindeki elemanların üyelik derecelerinin en küçüğü
MIPS	: Saniyedeki mega komut sayısı (Mega Instruction Per Second)
MOSFET	: Metal oksit yarı iletken alan etkili transistör (Metal Oxide Semiconductor Field-Effect-Transistor)
PC	: Kişisel Bilgisayar (Personel computer)
PCC	: Ortak bağlantı noktası (Point of Common Coupling)
PI	: Oransal-Integral
PI1	: Gerilim çevrimi PI (oransal-integral) kazançları
PI2	: Gerilim çevrimi PI (oransal-integral) kazançları
RAM	: Geçici hafıza (Random Access Memory)
RMS	: Etkin değer (Root Mean Square)
ROM	: Sadece okunabilir bellek (Read only memory)
SARAM	: Tek erişimli RAM (Single Access RAM)
SCR	: Silicon kontrollü doğrultucu (Silicon Controlled Rectifier)
SCR	: Kısa devre oranı (Short Circuit Ratio)
SMPS	: Anahtar modlu güç kaynağı (Switch Mode Power Supply)
SDGM	: Sinüs darbe genişlik modülasyonu
SPI	: Seri çevre arabirimi (Serial Peripheral Interface)
SCI	: Seri haberleşme arabirimi (Serial Communication Interface)
TDD	: Toplam İstenilen Bozulma (Total Demand Distortion)
THD	: Toplam harmonik bozulması (Total Harmonik Distortion)
THD _i	: Toplam akım harmonik bozulması
THD _v	: Toplam gerilim harmonik bozulması
VSI	: Gerilim kaynaklı evirici (Voltage Source Inverter)

ŞEKİLLER DİZİNİ

Şekil 2.1. Yarım dalga eviricinin temel devre şeması.....	10
Şekil 2.2. H-köprü eviricideki anahtarlama düzeni.	
a). Kare dalga çıkışı.....	10
b). Basamak-dalga çıkışı.....	10
Şekil 2.3. Yarım köprü gerilim kaynaklı evirici.	
a). Devre şeması.....	12
b). R_y yüklü çıkış dalga şekilleri.....	12
c). RL yüklü dalga şekli.....	13
Şekil 2.4. Köprü gerilim kaynaklı evirici.....	16
Şekil 2.5. Köprü evirici için anahtarlama sırası ve çıkış gerilimi dalga şekli.	
a). Kare dalga çıkışı.....	17
b). Basamak dalga çıkışı.....	17
Şekil 2.6. RL yüklü köprü evirici	
a). Devre şeması.....	19
b). RL yüklü köprü evirici dalga şekilleri.....	19
Şekil 2.7. Tekli darbe genişlik modülasyonu çıkış dalga şekilleri.	
a). Modülasyonsuz dalga şekli.....	22
b). Modülasyonlu dalga şekli.....	22
Şekil 2.8. Çoklu darbe genişlik modülasyonu dalga şekilleri.	
a). $m=2$	23
b). $m=3$	23
Şekil 2.9. $m=5$ sabit iken değişken görev süresi.....	24
Şekil 2.10. Sinüsoidal darbe genişlik modülasyonunun modeli.....	25
Şekil 2.11. Sinüsoidal darbe genişlik modülasyonu.	
a). $M=1$	25
b). $M=0.5$	26
Şekil 2.12. Sinüsoidal darbe genişlik modülasyonu.	

a). Referans sinyalleri.....	27
b). Çıkış geriliminin dalga şekilleri.....	27
Şekil 2.13. Geliştirilmiş sinüsoidal darbe genişlik modülasyonu.....	28
Şekil 2.14. Temel darbe genişlik modülasyonunun dalga şekli.	
a) Devre şeması.....	30
b) DGM çıkışının dalga şekli.....	30
Şekil 2.15. Yarım köprü eviricide darbe genişlik modülasyonu.....	31
Şekil 2.16. Yarım köprü eviricide sinüsoidal darbe genişlik modülasyonu.....	31
Şekil 2.17. Üç fazlı köprü evirici devre şeması.....	34
Şekil 2.18. Üç fazlı köprü eviricinin eşdeğer devreleri.	
a). 0° - 60°	35
b). 60° - 120°	35
c). 120° - 180°	35
d). 180° - 240°	35
e). 240° - 300°	35
f). 300° - 360°	35
Şekil 2.19. 120° iletim için gerilim dalga şekilleri.....	37
Şekil 2.20. Çıkış geriliminin dalga şekilleri.....	40
Şekil 2.21. Tek fazlı akım kaynaklı evirici.	
a). Devre şeması.....	42
b). Yük akımının dalga şekli.....	42
Şekil 2.22. Üç fazlı akım kaynaklı evirici.	
a). Devre şeması.....	43
b). Akım dalga şekli.....	44
Şekil 3.1. Doğrusal yük dalga şekli.....	47
Şekil 3.2. Doğrusal olmayan yük dalga şekli.....	47
Şekil 3.3. Bozulmuş bir sinyal ve harmonik bileşenleri.....	48
Şekil 3.4. Yüksek bozucuların oluşturduğu dalga şekli ve harmonik bileşenleri.....	49
Şekil 3.5. Pasif harmonik paralel filtre.....	56
Şekil 3.6. Pasif seri ve paralel filtre.....	56
Şekil 3.7. Delta yıldız izolasyon transformatörü.....	57
Şekil 3.8. Delta yıldız izolasyon transformatörü.....	58
Şekil 4.1. Klasik küme örneği.....	61

Şekil 4.2. Bulanık küme örneği.....	61
Şekil 4.3. Bulanık kümelerde örtüşüm.....	62
Şekil 4.4. Bulanık kümelerde tümlleme işlemi.....	63
Şekil 4.5. Bulanık kümelerde birleşme işlemi.....	64
Şekil 4.6. Bulanık kümelerde kesişme.....	65
Şekil 4.7. a) \underline{A} ve \underline{A}' bulanık kümelerinin $[0,1]$ aralığındaki eğrisi.....	67
b) $\underline{A} \cup \underline{A}' \neq X$ matematiksel ifadesinin $[0,1]$ aralığındaki eğrisi.....	67
c) $\underline{A} \cap \underline{A}' \neq \emptyset$ matematiksel ifadesinin $[0,1]$ aralığındaki eğrisi.....	67
Şekil 4.8. Bazı üyelik fonksiyonları.....	69
Şekil 4.9. Yedi ayrı etiketli üyelik fonksiyonları ve örnek ölçeklendirme katsayısı..	69
Şekil 4.10. Üyelik fonksiyonunun kısımları.....	70
Şekil 4.11. Bulanık kümeler.	
a) Normal.....	71
b) Normal olmayan.....	71
Şekil 4.12. Bulanık kümeler.	
a). Dış bükey.....	72
b). Dış bükey olmayan.....	72
Şekil 4.13. Bulanık mantık denetleyicisinin genel yapısı.....	73
Şekil 4.14. Maksimum üyelik yöntemi.....	77
Şekil 4.15. Ağırlık merkezi yöntemi.....	78
Şekil 4.16. Mean-Max üyelik yöntemi.....	78
Şekil 5.1. Tek – Fazlı köprü DGM evirici.....	82
Şekil 5.2. Tek – Fazlı DGM evirici modelinin blok diyagramı.....	83
Şekil 5.3. İki çevrimli akım tabanlı denetim yönteminin blok şeması.....	84
Şekil 5.4. Sayısal PI denetleyicinin blok şeması.....	85
Şekil 5.5. Bulanık kazanç ayarlı denetim yönteminin blok şeması.....	86
Şekil 5.6. Parametre değişimlerinin kazanç ayarlama ile azaltıldığı bir sistemin blok şeması.....	88
Şekil 5.7. Hata (e) ve hatanın değişimi (de)'nin üyelik fonksiyonlarının grafiği..	89
Şekil 5.8. Bulanık mantık denetleyici K_p çıkışının üyelik fonksiyonunun grafiği....	89
Şekil 5.9. Bulanık mantık denetleyicinin K_i çıkışının üyelik fonksiyonunun grafiği.....	89
Şekil 5.10. Bulanık mantık denetleyicinin K_p çıkışının yüzeyi.....	91

Şekil 5.11. Bulanık mantık denetleyicinin K_1 çıkışının yüzeyi.....	92
Şekil 5.12. BMD ile gerilim geri besleme kazancının ayarlanmasının blok şeması...92	
Şekil 5.13. Bulanık mantık girişleri gerilim hatası e ve gerilim hatasının değişiminin (de) üyelik fonksiyonunun grafiği.....	93
Şekil 5.14. Bulanık mantık çıkışı K_2 'nin üyelik fonksiyonunun grafiği.....	93
Şekil 5.15. $V_{ref} \geq 0$ için K_2 çıkışının yüzey grafiği.....	95
Şekil 5.16. $V_{ref} < 0$ için K_2 çıkışının yüzey grafiği.....	95
Şekil 5.17. MAX-MIN çıkartım yöntemini kullanarak ağırlık merkezi yöntemi (COM) ile durulama şeması.....	97
Şekil 6.1. Yapılan Simülasyon çalışması.....	99
Şekil 6.2. Doğrusal olmayan yük modeli.....	100
Şekil 6.3. Tristör denetimli yük modeli.....	100
Şekil 6.4. Simülasyonlarda kullanılan floresan yüklerinin modeli.....	101
Şekil 6.5. Gerçeklenen deney düzeneğinin blok diyagramı.....	101
Şekil 6.6. Gerçeklenen deney düzeneğinin fotoğrafı.....	102
Şekil 6. 7. IGBT'nin temel çalışma şeması.....	107
Şekil 6.8. İletimdeki IGBT'nin a) Planar kapı yapısının kesiti.....	108
b) Trench kapı yapısının kesiti.....	108
Şekil 6. 9. IGBT'nin tüketici elektroniği uygulama alanları.....	110
Şekil 6. 10. IGBT'nin endüstriyel uygulama alanları.....	111
Şekil 6.11. Deneysel ve simülasyon çalışmalarında kullanılan doğrusal olmayan doğrultucu yükü.....	114
Şekil 6.12. Deneysel ve simülasyon çalışmalarında kullanılan doğrusal olmayan doğrultucu yükü.....	115
Şekil 6.13. Deneysel ve simülasyon çalışmalarında kullanılan doğrusal olmayan doğrultucu yükü.....	115
Şekil 6.14. Deneysel ve simülasyon çalışmalarında kullanılan doğrusal olmayan tristör denetimli lamba yükü.....	116

Şekil 7.1. İki çevrimli akım tabanlı denetim yönteminin uygulama blok şeması.....	118
Şekil 7.2. Çıkış gerilimi ve yük akımının simülasyon grafikleri (doğrusal yük, $THD_V = \% 0.42$).....	120
Şekil 7.3. Çıkış gerilimi ve yük akımının deney grafikleri (doğrusal yük, $THD_V = \%1.11$)	120
Şekil 7.4. Çıkış geriliminin harmonik listesi (doğrusal yük).....	121
Şekil 7.5. Çıkış geriliminin harmonik spektrumu (doğrusal yük).....	122
Şekil 7.6. Çıkış gerilimi ve yük akımının simülasyon grafikleri (doğrusal olmayan yük, $THD_V = \%5.39$).....	122
Şekil 7.7. Çıkış gerilimi ve yük akımının deney grafikleri (doğrusal olmayan yük, $THD_V = \%5.56$)	123
Şekil 7.8. Çıkış geriliminin harmonik listesi (doğrusal olmayan yük).....	124
Şekil 7.9. Çıkış geriliminin harmonik spektrumu (doğrusal olmayan yük).....	124
Şekil 7.10. Çıkış gerilimi ve yük akımının simülasyon grafikleri (floresan yük, $THD_V = \% 0.41$).....	125
Şekil 7.11. Çıkış gerilimi ve yük akımının deney grafikleri(floresan yük, $THD_V = \% 1.52$).....	125
Şekil 7.12. Çıkış geriliminin harmonik listesi (floresan yük).....	126
Şekil 7.13. Çıkış geriliminin harmonik spektrumu (floresan yük).....	126
Şekil 7.14. Çıkış gerilimi ve yük akımının simülasyon grafikleri (doğrusal yük, $THD_V = \%0.45$).....	127
Şekil 7.15. Çıkış gerilimi ve yük akımının deney grafikleri (doğrusal yük, $THD_V = \%1.48$).....	128
Şekil 7.16. Çıkış geriliminin harmonik listesi (doğrusal yük).....	129
Şekil 7.17. Çıkış geriliminin harmonik spektrumu (doğrusal yük).....	129
Şekil 7.18. Çıkış gerilimi ve yük akımının simülasyon grafikleri(doğrusal olmayan yük, $THD_V = \% 0.95$).....	130
Şekil 7.19. Çıkış gerilimi ve yük akımının deney grafikleri (doğrusal olmayan yük, $THD_V = \%1.66$).....	130
Şekil 7.20. Çıkış geriliminin harmonik listesi (doğrusal olmayan yük).....	131
Şekil 7.21. Çıkış geriliminin THD_V harmonik spektrumu (doğrusal olmayan yük)	131

Şekil 7.22. Çıkış gerilimi ve yük akımının simülasyon grafikleri(floresan yük, THD _v = % 0.38).....	132
Şekil 7.23. Çıkış gerilimi ve yük akımının deney grafikleri(floresan yük, THD _v = % 1.48).....	133
Şekil 7.24. Çıkış geriliminin harmonik listesi (floresan yük).....	133
Şekil 7.25. Çıkış geriliminin harmonik spektrumu (floresan yük).....	134
Şekil 7.26. Çıkış gerilimi ve yük akımının simülasyon grafikleri(doğrusal yük, THD _v = % 0.48).....	135
Şekil 7.27. Çıkış gerilimi ve yük akımının deney grafikleri (doğrusal yük, THD _v = %1.45).....	135
Şekil 7.28. Çıkış geriliminin harmonik listesi (doğrusal yük).....	136
Şekil 7.29. Çıkış geriliminin harmonik spektrumu (doğrusal yük).....	136
Şekil 7.30. Çıkış gerilimi ve yük akımının simülasyon grafikleri (doğrusal olmayan yük, THD _v = %0.93).....	137
Şekil 7.31. Çıkış gerilimi ve yük akımının deney grafikleri(doğrusal olmayan yük, THD _v =%1.54).....	137
Şekil 7.32. Çıkış geriliminin harmonik grafiği (doğrusal olmayan yük).....	138
Şekil 7.33. Çıkış geriliminin harmonik spektrumu (doğrusal olmayan yük).....	139
Şekil 7.34. Çıkış gerilimi ve yük akımının deney grafikleri (floresan yük, THD _v =%0.37).....	139
Şekil 7.35. Çıkış gerilimi ve yük akımının deney grafikleri (floresan yük, THD _v =%1.45).....	140
Şekil 7.36. Çıkış geriliminin harmonik listesi (floresan yük).....	140
Şekil 7.37. Çıkış geriliminin harmonik spektrumu (floresan yük).....	141
Şekil 7.38. Kullanılan bütün yöntemler için çıkış geriliminin THD _v harmonik spektrumu (doğrusal yük).....	142
Şekil 7.39. Kullanılan bütün yöntemler için çıkış geriliminin THD _v harmonik spektrumu (doğrusal olmayan yük).....	142
Şekil 7.40. Kullanılan bütün yöntemler için çıkış geriliminin THD _v harmonik spektrumu (floresan yük).....	143

TABLolar DİZİNİ

Tablo 2.1. Yarım dalga eviricideki anahtar ve çıkış durumları.....	9
Tablo 2.2. Kare dalga çıkışın anahtarlama sırası.....	16
Tablo 2.3. Kare dalga çıkışın anahtarlama sırası.....	17
Tablo 2.4. Tek fazlı köprü eviricideki anahtarlama sırası.....	29
Tablo 2.5. 120° iletim tipinde anahtarlama sırası.....	36
Tablo 2.6. Altı adım için anahtarlama tablosu.....	39
Tablo 2.7. Altı adım için hat gerilimleri.....	39
Tablo 3.1. IEEE Std 519-1992 gerilim harmonik sınırları.....	50
Tablo 3.2. IEEE Std 519-1992 akım harmonik sınırları.....	51
Tablo 4.1. Bulanık kümeler.....	63
Tablo 4.2. Kuralların tablo halinde yazılması.....	75
Tablo 5.1. K_p için kural tablosu.....	90
Tablo 5.2. K_i için kural tablosu.....	90
Tablo 5.3. $V_{ref} \geq 0$ için kural tablosu.....	94
Tablo 5.4. $V_{ref} < 0$ için kural tablosu.....	94
Tablo 6.1 CM150DY-24NF trench IGBT'nin maksimum oranları ($T_j = 25^{\circ}C$).....	112
Tablo 7.1. Simülasyon ve deney parametreleri.....	119
Tablo 7.2. Uygulanan bütün yöntemlerde elde edilen THD_v değerleri.....	143
Tablo 7.3. Uygulanan bütün yöntemlerde doğrusal yükün girdiği anda elde edilen maksimum düşme miktarı ve oturma zamanı.....	144

BÖLÜM 1. GİRİŞ

Gelişen günümüz teknolojisinde, elektronik cihazların gelişmesi ve daha yaygın hale gelmesiyle birlikte enerji kesintisi ya da bozuk şebeke gerilimi hassas elektronik cihazlara zarar verebilmektedir. Özellikle elektronik veri işleme ve veri iletim teknolojilerindeki atılımlar, başta bilgisayarlar olmak üzere, bu teknolojilere dayalı tüm donanımların sürekli ve sağlıklı enerji ihtiyacını da beraberinde getirmektedir. Enerji kesintisi, iletişim sistemleri, hastanelerdeki hayat destek üniteleri, havayolu bilgisayarları ve bazı aydınlatma sistemleri gibi kesintisiz enerjiye duyulan ihtiyacın hayati önem taşıdığı durumlarda daha da önem kazanmaktadır. Enerji kesintileri dışında, elektronik donanımlar için çok daha ciddi riskler içeren düşük gerilim, yüksek gerilim, şebeke harmonikleri, gerilim sıçramaları, gerilim dalgalanmaları ve frekans değişkenlikleri gibi diğer şebeke sorunları da, özellikle endüstriyel tesislerde ciddi zararlara neden olabilmektedir. Bu tür sorunlar çoğu kullanıcı için uygun olmayan bir zamanda, kötü bir sürpriz olarak kendilerini göstermekte ve bu tür bir teknik arıza da bazen çok büyük üretim kaybına neden olabilmektedir. Bu da kullanıcı için ekonomik olmayan bir durumdur. Herhangi bir enerji kesintisinin ya da şebekede oluşan bozulmaların çalışan sistemlere verebileceği zararlardan kaçınmak için Kesintisiz Güç Kaynağına (KGK) ihtiyaç duyulur. KGK'ların amacı elektronik cihazları sadece ani enerji kesilmelerine karşı korumak değil aynı zamanda ideal bir sinüsoidal gerilim elde edilmesini de sağlamaktır. Ancak ticari olarak satılmakta olan KGK'lar, ihtiyaç duyulan hassasiyette enerji üretememektedir. IEEE Std 519-1992 gerilim harmonik standartlarına göre KGK'larının gerilim için Toplam Harmonik Bozulma (THD_v) sınırları doğrusal yükte %3, doğrusal olmayan yükte ise %5'tir. Bu değerler bile hassas ölçüm ve kayıt cihazlarının taleplerini karşılamakta yetersiz kalmaktadır.

Enerji alt yapı yatırımlarını tamamlayamamış ülkelerde, bu ihtiyaç çok daha belirgin bir şekilde kendini hissettirmektedir. Başta enerji üretim ve dağıtım şebekelerinin yetersizliği olmak üzere, bir çok farklı nedenlere dayanan olumsuzluklar, doğrudan

bu şebekelere bağılı olarak çalışan elektronik cihazlar için açık birer risk unsuru oluşturmaktadır. Bu tür risklerin, kullanıcı tarafından fark edilebilen en önemli kısmı ise enerji kesintileridir. Buna bağılı olarak da, kullanıcı için KGK ihtiyacı çoğu kez enerji kesintileriyle ön plana çıkmaktadır. Öte yandan, kullanıcının doğrudan hissetmesinin mümkün olmadığı diğere olumsuzluklar ise genellikle göz ardı edilmekte, fakat hiç olmadık bir zamanda, ciddi bir donanım arızası ile de ortaya çıkabilmektedir (Özdemir 2001).

KGK'nın asıl kullanım amacının enerji kesintilerinden korunmak olduğu düşünülür. Ancak, bu yüksek teknoloji ürünü cihazlar enerji kesintilerine karşı korunma aracı olmasının yanında aynı zamanda regülasyon ve filtreleme yapabilme özelliğine de sahiptirler. Business Week dergisinde 1991 yılında yayınlanan bir araştırma, sadece A.B.D. ekonomisinde, elektrik şebekesinden kaynaklanan çeşitli problemlerle ortaya çıkan; malzeme, bilgi ve verimlilik kayıplarının toplam değeri, yıllık ortalama 26 milyar dolar olarak hesaplanmaktadır (Özdemir 2001). Enerji kesintisi ve bozuk şebekeden kaynaklanan bütün bu kayıplar düşünülduğünde KGK sistemlerinin kullanımının ne kadar önemli olduğu daha iyi anlaşılacaktır.

Bu çalışmada, yukarıda bahsedilen sorunların çözümü olan KGK'nın çıkış katı eviricinin (inverter) sayısal tabanlı denetimi yapılmıştır. Eviricinin görevi sağlanan DA (Doğru Akım) enerjisinden istenen standart etkin gerilim ve frekans değerinde (220 V, 50Hz) AA (Alternatif Akım) dalga şeklini üretmektir. Bu denetimde amaç, eviricinin çıkışında sabit frekans ve genlikte, düşük THD_v değerine sahip düzgün sinüsoidal bir çıkış gerilimi vermesini sağlamaktır. Eviricinin denetimi önce geleneksel denetim yöntemlerinden PI denetleyicilerin kullanıldığı İki Çevrimli Akım Tabanlı Denetim Yöntemi ile yapılmıştır. Daha sonra kullanılan bu klasik denetim yöntemi ile modern denetim yöntemlerinden bulanık mantık (fuzzy logic) birleştirilerek iki farklı denetim yöntemi geliştirilmiştir. Bu yöntemlerden ilki, İki Çevrimli Akım Tabanlı Denetim Yöntemindeki gerilim çevriminin PI denetleyici parametrelerinin Bulanık Mantık Denetleyici (BMD) ile belirlendiği Bulanık Kazanç Ayarlı PI Denetleyicidir. Diğere ise yine İki Çevrimli Akım Tabanlı Denetim Yönteminin kullanıldığı ancak gerilim geri besleme kazancının BMD ile ayarlandığı BMD ile Gerilim Geri Besleme Kazancının Ayarlandığı Denetim şemasıdır. Bu

denetim şemalarının önce PSIM (PowerSim) ortamında sayısal olarak simülasyonları yapılmıştır. Daha sonra Texas Instruments (TI) TMS320LF2407 DSP işlemcisi kullanılarak simülasyon yazılımı ile birebir olacak şekilde DSP yazılımı oluşturularak denetimler sayısal olarak gerçekleştirilmiştir. Yapılan simülasyon ve deney çalışmalarında oldukça başarılı ve tatmin edici sonuçlar alınmıştır.

1.1. Tez Konusu İle İlgili Yapılan Çalışmalar

Yapılan literatür çalışmasında, KGK evircisinin denetimi ile ilgili şimdiye kadar yapılmış çalışmalar oldukça fazladır. Bu çalışmalarda, çok farklı denetim yöntemlerinden yararlanılmış ve iyi sonuçlar elde edilmiştir. Deneysel çalışmalarda denetleyici olarak mikro denetleyici ve DSP işlemcilerinden yararlanılmıştır.

KGK evircisinin denetimine ilişkin 1990 yılından bu yana yapılmış olan uluslararası bilimsel çalışmalar aşağıda özetlenmiştir.

Shan-Xu (2004), CVCF (Constant Voltage Constant Frequency) evircisinin denetiminde bulanık PD-tekrarlayıcı (fuzzy PD-repetitive) denetim yöntemini kullanmış ve denetimi TI'nın TMS320F240 DSP işlemcisi ile gerçekleştirmiştir. Regülasyon kalitesi yüksek sonuçlar almıştır.

Sun (2002), KGK evircisini analog yapay sinir ağı denetleyicisi ile denetlemiş ve düşük THD_v elde etmiştir.

Tai (2002), yeni ayırık zamanlı kayan mod denetim algoritması kullanarak KGK evircisini denetlemiştir. Önerilen yöntem 33 MHz'de çalışan 32 bitlik kayan noktalı (floating point) TMS 320C31'i kullanarak gerçekleştirilmiştir. THD_v değeri yüksüzken %1.56, tam yüklü iken %1.60 ve kaynak gerilimi %30 düştüğünde %3.6 olarak elde edilmiştir.

Jang (2001), gürültü gözlemleyici tabanlı ölü atım (deadbeat) denetleyici kullanmıştır. Sayısal denetleme devresinde DSP320C31 işlemciden yararlanmıştır.

Guo (2001), yeni çoklu bir geri besleme denetimi önermiştir. Bu yöntem eviricinin filtre kondansatörünün gerilim ve akımını algılama üzerine kurulmuştur. Denetleyiciyi TMS320F240 işlemcisi kullanarak gerçekleştirmiş ve THD_v değerini yüksüzken %1.11, doğrusal olmayan doğrultucu yükünde %2.7 olarak elde etmiştir.

Rech (2001), KGK eviricisini ileri yönde beslemeli (feedforward) tahmin edici (predictive) PID ve tekrarlayıcı (repetitive) denetleyici ile denetlemiştir. Denetleyiciyi PIC17C756 mikro denetleyici kullanarak gerçekleştirmiş ve THD_v değerini doğrusal yükte %1.49, doğrusal olmayan doğrultucu yükünde %2.41 olarak elde etmiştir.

Lee (2001), eviricinin çıkış gerilimini takip eden denetleyici tasarımında H_∞ çevrim-biçimlendirme (loop-shaping) yaklaşımını önermiştir. Bu denetleyiciyi TMS320C31 DSP işlemcisi ile gerçekleştirmiş ve THD_v değerini yüksüzken %2.44, tam yükte %3.53, doğrusal olmayan yükte %8.65 olarak elde etmiştir.

Jian (2000), eviricinin denetiminde önce bulanık ayarlı PID denetleyici kullanmış, daha sonra bu denetleyiciye tekrarlayıcı (repetitive) denetleyici eklemiştir. TI'nın TMS320F240 DSP işlemcisini kullanmış ve doğrusal olmayan yükte % 3.71 THD_v değeri elde etmiştir.

Alarcón (2000), doğrusal olmayan pasif denetim tekniğini DSP işlemcisi kullanarak gerçekleştirmiş ve tatmin edici sonuçlar elde etmiştir.

Rech (2000), yenilenmiş ayırık denetleme kuralını PIC17C756 mikro denetleyicisi kullanarak gerçekleştirmiş ve THD_v değerini doğrusal yükte %1.45, doğrusal olmayan doğrultucu yükünde %2.01 olarak elde etmiştir.

Cárdenas (2000), DSP işlemcisi kullanarak bobin akımının geri beslemesiyle doğrusal olmayan pasif denetim yöntemiyle KGK eviricisinin denetimini gerçekleştirmiş. İyi sonuçlar almıştır.

Rukonuzzaman (2000), bulanık mantık denetleyici ile uzay gerilim vektör modülasyon tabanlı gerilim kaynaklı eviricinin denetimini yapmıştır. Üç fazlı

sinüsoidal akım denetiminin simülasyonlarını gerçekleştirmiş ve PI denetleyiciye göre daha iyi sonuçlar elde etmiştir.

Basile (2000), 400 Hz, 100 kVA'lık hava alanı için kullanılan KGK'yı sayısal olarak denetlemiştir. TI'ın TMS320C31 DSP işlemcisini kullanmıştır.

Moon (1999), KGK eviricisini droop yöntemini kullanarak aşırı akım sınırlaması ile denetlemiştir. Denetlemeyi 16 bitlik sabit noktalı TMS320F243 işlemcisi kullanarak gerçeklemiştir.

Kükreer (1999), hesaplama gecikmesini dengeleyen ölü atım (deadbeat) denetim yöntemini 16 MHz'de çalışan Intel 87C196KR mikro denetleyici kullanarak gerçeklemiş ve THD_v değerini doğrusal yükte %1.5, doğrusal olmayan yükte %11 olarak elde etmiştir.

Sun (1999), KGK eviricisini düşük maliyetli analog yapay sinir ağı denetimi ile denetlemiştir. THD_v değeri PI denetleyiciye oranla %0.8~2 oranında daha düşük elde edilmiştir.

Wu (1999), ani bobin akımı geri beslemeli akım modlu denetim tekniğini uygulamış ve iyi sonuçlar elde etmiştir.

Wong (1999), ayrık zamanlı kayan mod denetleyicisini MATLAB ortamında KGK eviricisine uygulamış ve iyi sonuçlar elde etmiştir.

Sun (1999), KGK eviricisinin farklı yüklere uyum sağlayabilmesi ve geçici rejim tepkisini iyileştirilmesi için yapay sinir ağı denetim yöntemi önermiştir. Önerilen yöntem PSpice ortamında simüle edilmiş ve THD_v değeri doğrusal yükte %0.45, doğrusal olmayan yükte, %1.96 olarak elde edilmiştir.

Cho (1999), üç fazlı KGK eviricisini geliştirilmiş ölü atım denetleyicisi ile denetlemiş ve klasik ölü atım denetleyicisi ile karşılaştırmış ve daha iyi sonuçlar elde etmiştir. %3'ün altında THD_v değeri ölçmüştür.

Moriyama (1998), KGK evircisini yüksek kazançlı PI devresi ile denetlemiştir. Bu denetleyiciyi kayan noktalı DSP (NECuPD77240) işlemcisi kullanarak gerçekleştirmiş ve iyi sonuçlar almıştır.

Jian (1998), KGK evircisinin denetimini bulanık ayarlı PID denetleyici ile TMS320F240 DSP işlemcisi kullanarak gerçeklemiştir. THD_v değerini doğrusal olmayan yüklerde %3.71 olarak elde etmiştir.

Chiang (1998), KGK evircisini değişken yapı denetim (Variable Structure Control, VSC) tekniğini kullanarak gerçeklemiştir. Doğrusal olmayan yük altında %4.03 THD_v değeri elde etmiştir.

Jouanne (1996), evircinin denetiminde harmonik iyileştirme sisteminden yararlanmış ve TMS320C25 DSP işlemcisi ile bu sistemi uygulamıştır. THD_v değeri doğrusal olmayan yükte % 2.24 olarak elde edilmiştir.

Jung (1996), kendinden ayarlamalı ayırık kayan mod denetleyicisi önermiş ve bu denetleyiciyi TMS320C14 DSP işlemcisiyle uygulamıştır.

Abdel-Rahim (1996), çoklu geri besleme çevrimi denetleme stratejisinin analizini, tasarımını ve uygulamasını gerçekleştirmiştir.

Kim (1996), KGK evircisini sayısal denetim tekniği ile denetlemiştir. Denetleyiciyi DSP ile gerçekleştirmiş, DSP olarak TMS320C31'i kullanmış ve oldukça iyi sonuçlar almıştır.

Hsu (1996), KGK'ları için üç fazlı DGM evircinin denetiminin uyarlanabilir bulanık mantık ile simülasyonunu yapmıştır.

Shireen (1996), yumuşak anahtarlama bir DGM evircinin bulanık mantık denetleyici ile denetiminin simülasyonlarını yapmıştır.

Osterholz (1995), düzenli örneklenen darbe genişlik modülatörü ile birlikte bulanık mantık denetleyiciyi önermiştir. Önerdiği yöntemin performansını simülasyonlarla test etmiş ve iyi sonuçlar almıştır.

Abdel-Rahim (1994), çoklu geri besleme çevrimi denetleme stratejisini uygulamış ve THD_v değerini tam yükte %2 olarak elde etmiştir.

Jung (1994), ayrık ileri yönde beslemeli kayan modlu denetleyiciyi önermiştir. Bu denetleyiciyi TMS320C25 DSP işlemcisi kullanarak gerçeklemiştir.

Lin (1993), ölü atım (deadbeat) denetleyici ile bulanık mantık denetleyiciyi birleştirerek yeni bir yöntem önermiştir. Bu yöntemin Matlab ortamında simülasyonlarını yapmış ve oldukça iyi sonuçlar elde etmiştir.

Tzou (1993), bulanık mantık denetleyici kullanmıştır. Bu denetleyiciyi TMS320C14 DSP işlemcisi kullanarak gerçeklemiş, THD_v değerini doğrusal olmayan doğrultucu yükünde %5 olarak elde etmiştir.

Maussion (1993), eviriciyi bulanık mantıkla denetlemiş ve TI'nın TMS320C50 DSP işlemcisini kullanmıştır. Doğrusal olmayan yükte %12.2 THD_v değeri elde etmiştir.

Cha (1990), PI kompanseör ile gerçek zamanlı sayısal denetleyiciyi önermiştir. Bu yöntemi TMS320C14 DSP işlemcisi kullanarak gerçeklemiş ve iyi sonuçlar elde etmiştir.

1.2. Tezin Hedefi

Bu çalışmada, KGK eviricisinin çıkışında düşük THD_v değerli, sabit genlik ve frekansta, düzgün bir sinüsoidal çıkış geriliminin elde edilmesi hedeflenmiştir. Bunun için eviricinin denetimi önce geleneksel denetim yöntemlerinden PI denetleyici, daha sonra da klasik PI denetim yöntemi ile modern denetim yöntemlerinden insan deneyiminin kullanıldığı bulanık mantığın birleştirildiği iki farklı ve yeni denetim şeması sunulmuştur.

Bu çalışmada, bu denetim şemaları kullanılarak eviricinin denetiminin PSIM (PowerSim) simülasyonları yapılmıştır. Daha sonra da TI'nın TMS320LF2407 DSP işlemcisi kullanılarak tasarlanan denetleyici kartı ile eviricinin denetimi gerçekleştirilmiştir. Simülasyonlar ve deneysel çalışmalarda denetimler sayısal olarak yapılmıştır. Simülasyonlar ve deneysel çalışmalarda kullanılan denetleyicilerin performansı doğrusal, doğrusal olmayan ve floresan yükleri altında test edilmiş ve sonuçlar karşılaştırılmıştır.

1.3. Tezin Yapısı

Tez yedi bölümden oluşmaktadır. 1. bölümde, KGK eviricisinin denetimi ile ilgili literatür taraması sunulmakta ve tezin hedefi, yapısı açıklanmaktadır. 2. bölümde, eviricilerin yapısı, çalışması, çeşitleri, çıkış dalga şekilleri, denetlenmesi, darbe genişlik modülasyonu (DGM) ve çeşitleri anlatılmaktadır. 3. bölümde, harmonikler, harmoniklerin tanımı, harmonik üreten kaynaklar, harmoniklerin etkileri ve harmonik azaltma yöntemlerinden bahsedilmiştir. 4. bölümde, bulanık mantığın tanımı, bulanık kümeler, bulanık kümeler üzerindeki işlemler, üyelik fonksiyonları, bulanık mantık denetleyici, BMD'nin üstünlük ve sakıncalarına yer verilmiştir. 5. bölümde, KGK eviricisi, eviricinin denetiminde kullanılan yöntemler detaylı olarak açıklanmış ve uygulamada kullanılan bulanık giriş ve çıkışların üyelik fonksiyonları, bulanık kural tabloları ve BMD çıkışının yüzey grafikleri verilmiştir. 6. bölümde, yapılan simülasyon, deney düzeneğinin ve denetleyici kartının özellikleri sunulmuştur. Bu bölümde, simülasyon şeması ve kullanılan yüklerin modelleri, denetleyici kartında kullanılan DSP, IGBT'lerin genel özellikleri, eviricide kullanılan IGBT ve IGBT sürücüsünün özellikleri, eviricinin LC filtre değerlerinin belirlenmesine yer verilmiştir. 7. bölümde, yapılan simülasyon ve deney sonuçları grafikler ve tablolar yoluyla açıklanmıştır. Sonuç ve öneriler kısmında simülasyon ve deney sonuçları karşılaştırılmış, yorumlanmış ve konuyla ilgili ileriki çalışmalar için çeşitli önerilerde bulunulmuştur.

BÖLÜM 2. EVİRİCİLER

2.1. Giriş

DA/AA (Doğru Akım/Alternatif Akım) dönüştürücüler evirici (inverter) olarak bilinirler. Eviriciler, DA kaynaktan alınan gücü istenilen çıkış gerilimi ve frekansında AA güce dönüştüren statik devrelerdir. Eviricinin çıkış gerilimi sinüsoidal olmayan periyodik bir dalga şekline sahiptir. Ancak istenilen dalga şekline oldukça yaklaştırılabilir. Eviriciler çok çeşitlidirler ve faz sayılarına, kullanılan güç yarı iletken malzemesine, anahtarlama prensibine ve çıkış dalga şekline göre sınıflandırılırlar. Bu bölümde, öncelikle tek fazlı eviriciler incelenecektir. Daha sonra gerilim kaynaklı eviriciler (Voltage Source Inverter, VSI) ve akım kaynaklı eviriciler (Current Source Inverters, CSI) ve son olarak da üç fazlı evirici prensipleri verilecektir. Eviriciler birçok endüstriyel uygulamalarda kullanılmaktadır. Bunlar indüksiyon ve senkron motorların hız denetimleri, indüksiyon ısıtma, uçak güç kaynakları, kesintisiz güç kaynakları (KGK) (Uninterruptable Power Supplies, UPS) ve yüksek gerilim DA iletimidir.

2.2. Temel Evirici


Tablo 2.1. Yarım dalga eviricideki anahtar ve çıkış durumları.

Durum	S_1	S_2	Çıkış gerilimi
1	+	-	+E
2	-	-	0
3	-	+	-E
4	+	+	0


DA güç kaynağından tek fazlı değişken gerilim üreten temel devre Şekil 2.1'de görülmektedir. Bu devre aynı zamanda H (half) yarım köprü evirici olarak da bilinir.

Çünkü, iki yarı iletken malzeme kullanılmıştır. S_1 ve S_2 anahtarları DA kaynağı yüke sırayla bağlar ve böylece AA dikdörtgen gerilimi dalga şekli üretilir.


Her anahtarın pozitif ve negatif terminali olduğu için iki anahtarın kombinasyonu Tablo 2.1'de görülen dört durumu ortaya çıkarır



Şekil 2.1. Yarım dalga eviricinin temel devre şeması.



a). Kare dalga çıkışı.



b). Basamak-dalga çıkışı.

Şekil 2.2. H-köprü eviricideki anahtarlama düzeni.

1 ve 3 durumları sırayla tekrarlanırsa yük üzerinde Şekil 2.2-a'da görüldüğü gibi kare dalga gerilimi üretilir. Eğer yük gerilimini sıfır yapan 2 ve 4 durumları da kullanılırsa Şekil 2.2-b'de görülen basamak-dalgası (kare dalga, square-wave ya da kare dalgaya benzeyen dalga, quasi-square-wave) dalga şekli elde edilir.

Değişen gerilimin frekansı ise anahtarlama oranı tarafından belirlenir. Eğer anahtarlama periyodu T saniye ise, f frekansı (2.1) eşitliğiyle bulunur.

$$f = \frac{1}{T} \quad (\text{Hz}) \quad (2.1)$$

Eviricinin kare dalga çıkışı bazı uygulamalar için uygundur. Bununla birlikte, birçok uygulama için de sinüs dalga çıkış gerilimi ideal dalga şeklindedir. Çıkışı sinüsoidal dalga şekline yaklaştırmak için iki yöntem kullanılabilir. Bu yöntemlerden biri eviricinin çıkışında bir filtre kullanmaktır. Bu filtre eviricinin yüksek güçlü çıkışı için uygun olmak zorundadır, bu nedenle filtre büyük olmak zorundadır ve böylece eviricinin maliyetine ve ağırlığına eklenecektir. Dahası, filtrede harcanan ek güç kayıpları nedeniyle verimlilik düşecektir.

İkinci yöntem, darbe genişlik modülasyonu, DGM (Pulse Width Modulation, PWM) çıkış dalga şeklini değiştirmek için eviricinin içinde anahtarlama şeması kullanır (Ahmed 1999). DGM 2.5 numaralı kısımda incelenecektir.


2.3. Gerilim Kaynaklı Eviriciler (VSI)

Gerilim kaynaklı eviriciler en yaygın kullanılan evirici tipidir. DA giriş gerilimi AA güç kaynağının doğrultulmuş çıkışından alınabilir. Bu eviricilere 'DC link' eviriciler denir. DA giriş gerilimi batarya gibi bağımsız bir kaynaktan da verilebilir (Vithayathil 1995). Gerilim kaynaklı eviricide DA gerilim kaynağı sabittir ve çekilen yük akımından bağımsızdır. Eviricinin DA giriş hattına paralel büyük bir kondansatör bağlanır. Bu kondansatör, eviricide gerçekleşen herhangi bir anahtarlamanın DA giriş gerilimini önemli derecede değiştirmemesini garantiler ve


kararlı bir çıkış sağlamak için gerektiğinde şarj ve deşarj olur. Evirici, DA giriş gerilimini kare dalga AA çıkış kaynağına dönüştürür (Ahmed 1999).

2.3.1.Yarım köprü gerilim kaynaklı evirici


Düşük güçlü uygulamalarda kullanılan yarım köprü evirici, evirici devrelerinin temel yapı taşıdır. Şekil 2.3-a'da iki anahtar (S_1 , S_2) ve iki DA güç kaynağı kullanan tek fazlı yarım dalga gerilim kaynaklı evirici şekli görülmektedir. Anahtarlama elemanı bir güç transistörü (BJT ya da MOSFET), bir GTO tristörü ya da komütasyon devresiyle birlikte bir SCR olabilir.



a). Devre şeması.



b). R_y yüklü çıkış dalga şekilleri.



c). RL yüklü dalga şekli.

Şekil 2.3. Yarım köprü gerilim kaynaklı evirici.

Şekil 2.3-b direnç yüklü çıkış geriliminin dalga şekillerini göstermektedir. Anahtarlar sırasıyla açık ya da kapalıdır. Biri açık iken diğeri kapalı durumdadır. Periyot 0 ile $T/2$ arasındayken S_1 anahtarı kapalıdır ve $V_o = +E$ olur. $T/2$ 'de S_1 açılır ve S_2 kapanır. Periyot $T/2$ ile T arasındayken çıkış gerilimi $V_o = -E$ olur. Bu nedenle, çıkış gerilimi $f = 1/T$ frekansında değişen bir dikdörtgen dalga şekline sahiptir. T 'yi kontrol ederek evirici çıkış geriliminin frekansını da kontrol edebiliriz. Bununla birlikte iki anahtarı da aynı anda kapatmamaya dikkat edilmelidir. Aksi halde DA kaynak kısa devre edilmiş olur.

Eğer S_1 ve S_2 anahtarları her ikisi de T_{ON} aralıklarıyla kapatılırsa, yarım dalga ortalama çıkış gerilimi şu şekilde olur:

$$V_{o(ort)} = E \frac{T_{ON}}{T/2} = 2 E \frac{T_{ON}}{T} = 2 E d \quad (2.2)$$

Burada d, görev süresi (2.3) numaralı eşitlikle hesaplanır.

$$d = T_{ON} / T \quad (2.3)$$

Çıkış geriliminin RMS değeri şu şekilde elde edilir.

$$V_{O(RMS)} = \sqrt{2 d} E \quad (2.4)$$

Çıkış akımının dalga şekli yükün doğal yapısına bağlıdır. Eğer yük rezistifse, akım dalga şekli gerilim dalga şekline benzerdir ve yarım dalga ortalama çıkış akımı (2.5) eşitliğinde verilmiştir.

$$I_{O(ORT)} = V_{O(ORT)} / R \quad (2.5)$$

ve

$$\text{anahtardaki ortalama akım} = I_{O(ORT)} / 2 \quad (2.6)$$

Yük tarafından harcanan güç

$$P_L = \frac{V_{O(RMS)}^2}{R} = 2 d \frac{E^2}{R} \quad (2.7)$$

Eğer yük endüktifse, çıkış akımı, çıkış geriliminin polaritesinin değişme aralığı ile aynı aralıkta değişemez. Böylece diyot, yük akımının aynı yönde akması için bir yol oluşturur. RL yüklü gerilim ve akım dalga şekilleri Şekil 2.3-c'de görülmektedir. Çıkış akımı i_o çıkış geriliminden daha geridedir. 0-T/2 aralığında, çıkış gerilimi V_o pozitifdir. Bu nedenle, bu aralıkta S_1 ya da D_1 'den biri iletimdedir. Buna karşın 0-t₁ aralığında çıkış akımı i_o negatiftir. Bu da bu aralıkta da D_1 'in iletimde olduğunu

gösterir. Şimdi, $t_1-T/2$ aralığında i_0 pozitifdir ve bu da S_1 'in iletimde olduğunu gösterir. $T/2$ 'de, S_1 yalıtımda ve akım D_2 üzerinden geçer. t_2 'de, D_2 yalıtımdadır ve $t_2 -T$ aralığındaki iletimi sağlamak için S_2 iletime geçer. Daha sonra bu çevrim tekrarlanır. Şekil 2.3-c aynı zamanda değişik aralıklardaki iletim elemanlarını da göstermektedir. Diyotların sadece akım ve gerilimin zıt kutuplarda olduğu durumlarda iletimde olduğuna dikkat edin.

DA kaynak akımları i_1 ve i_2 Şekil 2.3-c'de görüldüğü gibi çıkış akımının dalga şeklinden elde edilmiştir. Çıkış geriliminin pozitif yarı periyodunda akım DA kaynağın üst kısmı tarafından sağlanır. Negatif yarı periyot boyunca ise bu akım alt kısım tarafından sağlanır (Ahmed 1999).

2.3.2. Köprü gerilim kaynaklı evirici

2.3.2.1. Direnç yüklü

Köprü gerilim kaynaklı evirici iki yarım köprü gerilim kaynaklı eviricinin birleşmesinden oluşur. Şekil 2.4'de tek fazlı köprü gerilim kaynaklı eviricinin temel devresi görülmektedir. Köprü eviricide dört anahtar ve dört diyot bulunmaktadır. Çıkış geriliminin genliği ve dolayısıyla çıkış gücü yarım köprü eviricinin iki katıdır. Anahtarlar, yarım periyot için ($T/2$) çapraz çiftler S_1 , ve S_4 ya da S_2 ve S_3 şeklinde iletimde ya da yalıtımda olurlar. Bu nedenle, DA kaynak yüke ters yönlerde sırayla bağlanırlar. Çıkış frekansı anahtarların açılıp kapanma oranıyla denetlenir. Eğer anahtar çiftleri eşit aralıklarla iletimde olurlarsa çıkış geriliminin dalga şekli Şekil 2.5-a'da görüldüğü gibi tepe değeri E olan bir kare dalga olacaktır. Anahtarlama sırası Tablo 2.2'de verilmiştir.


Şekil 2.3-b ile Şekil 2.5-a karşılaştırılırsa yarım köprü ile köprü eviricinin çıkış dalga şekillerinin aynı olduğu görülür. Bu nedenle, aynı eşitlikler geçerlidir.

Anahtarlama konumu durum değiştirirken, DA kaynağın geçiş sırasında kısa devre edilmesini önlemek için her iki anahtar çifti de kısa bir süre için açık (off state)

konumda tutulmalıdır. Bu nedenle, açık (off) durumdan kapalı (on) duruma geçişin uygun gecikme ile belirli bir süre alması gerekirken kapalı durumdan açık duruma geçiş mümkün oldukça hızlı olmalıdır.

Tablo 2.2. Kare dalga çıkışın anahtarlama sırası.

Durum	S ₁	S ₂	S ₃	S ₄	Çıkış gerilimi
1	Kapalı	Açık	Açık	Kapalı	+E
2	Açık	Kapalı	Kapalı	Açık	-E
3	Kapalı	Açık	Açık	Kapalı	+E
4	Açık	Kapalı	Kapalı	Açık	-E




Şekil 2.4. Köprü gerilim kaynaklı evirici.


AA gerilimin çıkış gerilimi sıfırken üçüncü anahtarını kullanarak kontrol edebiliriz. Çıkış dalga şekli Şekil 2.5-b'de görüldüğü gibi basamak dalgasıdır. Üçüncü anahtar durumunda, S_1 ve S_3 ya da S_2 ve S_4 anahtarları δ süresince kapalıdır. Bu durumda $V_o = 0$ 'dır. Anahtarlama sırası Tablo 2.3'de verilmiştir.

Tablo 2.3. Kare dalga çıkışın anahtarlama sırası.

Durum	S ₁	S ₂	S ₃	S ₄	Çıkış Gerilimi
1	Kapalı	Açık	Açık	Kapalı	+E
2	Kapalı	Açık	Açık	Kapalı	+E
3	Kapalı	Açık	Kapalı	Açık	0
4	Açık	Kapalı	Kapalı	Açık	-E
5	Açık	Kapalı	Kapalı	Açık	-E
6	Açık	Kapalı	Açık	Kapalı	0
7	Kapalı	Açık	Açık	Kapalı	+E
8	Kapalı	Açık	Açık	Kapalı	+E



a). Kare dalga çıkışı.



b). Basamak dalga çıkışı.

Şekil 2.5. Köprü evirici için anahtarlama sırası ve çıkış gerilimi dalga şekli.

Ortalama çıkış gerilimi (2.8) eşitliği ile verilmiştir.

$$V_{o(ort)} = E \frac{(T/2) - \delta}{T/2} = E \left(1 - \frac{\delta}{T/2} \right) = E \left(1 - \frac{2\delta}{T} \right) \quad (2.8)$$

Çıkış geriliminin RMS değeri (2.9) eşitliği ile verilir.


$$V_{o(R.M.S)} = E \sqrt{1 - \frac{2\delta}{T}} \quad (2.9)$$

Bu nedenle, çıkış geriliminin değeri, iletimde olan anahtar çifti yalıtıma geçtikten sonra uygun anahtar çiftinin iletime geçmesini geciktirerek denetlenebilir.


2.3.2.2. Endüktif (RL) yüklü

Şekil 2.6-a'da anahtar olarak SCR kullanan RL yüklü gerilim kaynaklı köprü evirici görülmektedir. Çıkış gerilimi görev süresi (duty cycle) %50 olan dikdörtgen dalgadır. Çıkış akımının dalga şekli üstel yapıdadır. Çıkış gerilimi pozitif olduğunda çıkış akımı üstel olarak artar. Sonraki periyot boyunca, çıkış gerilimi negatif olduğunda, çıkış akımı üstel olarak düşer.

Diyotların görevi, anahtarların yalıtımda olduğu durumda yük akımı için dönüş yolu oluşturmaktır. Örneğin, SCR₂ ve SCR₃'ün t = 0 iken yalıtıma geçtikten hemen sonra D₁ ve D₄ diyotları iletime geçer. Yük akımı negatif değerden başlayarak yükün zaman sabiti ($\tau = L/R$) oranında üstel olarak artar. Bu periyot boyunca DA kaynak akımı evrilir ve aslında DA kaynağa doğru akar. Çıkış akımı sifira yaklaştığında D₁ ve D₄ yalıtıma geçer ve SCR₁ ve SCR₄ iletime geçer. Çıkış gerilimi ve çıkış akımının her ikisi de pozitif güç üreterek pozitif olurlar. SCR₁ ve SCR₄ yalıtıma geçtiğinde, akım artmaya devam eder ve t = T/2'de maksimum değerine ulaşır. Çıkış gerilimi yön değiştirir ancak çıkış akımı aynı yönde akmaya devam eder. Çıkış akımı sadece DA kaynağı yüke bağlayan D₂ ve D₃ diyotları boyunca ters bir gerilim vererek akabilir. Bobinde depolanan enerji DA kaynağa döner ve şimdi çıkış akımı maksimum değerinden sifira kadar düşer. Yük akımı durduğunda SCR₂ ve SCR₃ yüke güç sağlamak için iletimdedir. t = T iken akım negatif maksimum değerine ulaşır ve



a). Devre şeması.



b). RL yüklü köprü evirici dalga şekilleri.

Şekil 2.6. RL yüklü köprü evirici.

periyot tekrarlanır. Şekil 2.6-b'de akım ve gerilim dalga şekilleri görülmektedir. Aynı zamanda hangi periyotta hangi elemanların iletimde olduğu da verilmiştir. Kaynak akımının dalga şeklinde, anahtarların akımı ilettiği ve gücün yük tarafında dağıtıldığı durumda kaynak akımının pozitif olduğuna dikkat edin.

Diyotların akımı ilettiği ve gücün kaynak tarafında yutulduğu (absorbed) durumda ise kaynak akımı negatiftir.

2.4. Evirici Gerilim Denetim Teknikleri

Evirici uygulamalarının çoğu AA çıkış geriliminin denetimini gerektirir. Eviricinin çıkış gerilimini kontrol etmenin çeşitli yöntemleri vardır, ancak bu yöntemler aşağıdaki şekilde gruplara ayrılabilir.

1. Eviriciyi besleyen DA giriş geriliminin denetimi.
2. Eviricinin AA çıkış geriliminin denetimi.
3. Eviricinin içindeki gerilimin denetimi.

2.4.1. Eviriciyi besleyen DA giriş geriliminin denetimi

Verilmiş bir anahtarlama düzeni için, evirici çıkış gerilimi giriş gerilimi ile doğru orantılıdır. Bu nedenle, eviriciyi besleyen DA giriş gerilimini değiştirmek çıkış gerilimini denetlemenin en kolay yoludur. Eğer güç kaynağı DA ise değişken DA gerilim elde etmenin ana yolu bir kıyıcı (chopper) kullanmaktır. Buna rağmen, DA gerilimin AA gerilimden elde edildiği durumlarda, AA gerilimi denetlemek daha kolaydır. Bu, denetlemeli ya da denetlemesiz doğrultucular kullanarak ve bir kıyıcı ile değişken DA gerilimi sağlayarak yapılabilir.

2.4.2. Eviricinin AA çıkış geriliminin denetimi

Bu yöntemde, evirici ile yük arasına bir AA regülatör koymak eviricinin AA gerilimini denetler ve böylece, eviricinin çıkış gerilimi denetlenmiş olur.

2.4.3. Eviricinin içindeki gerilimin denetimi

Evirici içindeki gerilimi denetlemede darbe genişlik modülasyonu (DGM) en yaygın yöntemdir. Bu yöntemde, çıkış gerilimi darbe genişlik modülasyonludur ve gerilim, çıkış gerilim darbelerinin süresini değiştirerek denetlenir (Ahmed 1999).

2.5. Darbe genişlik modülasyonu (DGM)

Darbe genişlik modülasyonu için en yaygın kullanılan yöntemler aşağıda verildiği gibi üç gruba ayrılır.


1. Tekli darbe genişlik modülasyonu
2. Çoklu darbe genişlik modülasyonu
3. Sinüs darbe genişlik modülasyonu
4. Değiştirilmiş sinüs darbe genişlik modülasyonu

2.5.1. Tekli darbe genişlik modülasyonu


Gerilim denetiminin bu yönteminde, çıkış geriliminin dalga şekli istenilen çıkış geriliminin her yarı periyodunda tek bir darbe içerir. Verilen bir frekans için ($f = 1/T$), darbe genişliği t_w , AA çıkış gerilimini denetlemek için değiştirilebilir. Tek fazlı köprü eviricinin (Şekil 2.4) modülasyonsuz çıkış geriliminin dalga şekli Şekil 2.7-a'da görülmektedir. Burada, maksimum çıkış gerilimini vermek için bir yarı periyot için S_1 ve S_4 iletimde ve diğer yarı periyot için ise S_2 ve S_3 iletimdedir.

Gerilim denetimi, S_3 ve S_4 'ün, S_1 ve S_2 'ye göre fazını değiştirerek sağlanır. Şekil 2.7-b S_3 ve S_4 'ün iletimde olduğu aralıkta $\alpha = 90^\circ$ lik bir açıyla ilerletildiğindeki çıkış geriliminin dalga şeklini göstermektedir. Çıkış gerilimi, birbirlerine göre faz farklı iki kare dalga sinyalin toplamından elde edilir. Çıkış gerilimi, $(180^\circ - \alpha) = 90^\circ$ genişliğindeki değişen darbelerden oluşur.

Çıkış gerilimi, faz ilerleterek ya da anahtarların bir çiftini diğerine göre gecikmeli sürerek maksimumdan (0° gecikme) sıfıra (180° gecikme) kadar ayarlanabilir.



a). Modülasyonsuz dalga şekli.



b). Modülasyonlu dalga şekli.

Şekil 2.7. Tekli darbe genişlik modülasyonu çıkış dalga şekilleri.


2.5.2. Çoklu darbe genişlik modülasyonu

Bu yöntemde, çıkış gerilimini denetlemek için darbe genişliğini düşürmek yerine sabit büyüklükteki darbeler dizisi üretmek için her yarı periyot boyunca eviricinin çıkışı hızlı bir şekilde anahtarlanabilir.


Şekil 2.8 çoklu darbe genişlik modülasyon fikrini göstermektedir. Çıkış geriliminin dalga şekli istenilen çıkış geriliminin her yarı periyodu için m adet darbe içerir. Eğer f eviricinin çıkış frekansı ise darbe frekansı (f_p) (2.10) numaralı eşitlikte verilmiştir.

$$f_p = 2f_m$$

(2.10)



Şekil 2.8. Çoklu darbe genişlik modülasyonu dalga şekilleri. a). $m=2$, b). $m=3$.



Şekil 2.9. $m=5$ sabit iken değişken görev süresi.

$$2m = \frac{f_p}{f} \quad (2.11)$$

Bu nedenle, bir periyot için darbe sayısı (2.11) numaralı eşitlikte gösterilmiştir.


Şekil 2.8-a $m=2$ için çıkış dalga şeklini göstermektedir. Darbe genişliği, $t_w \pi/2$ 'den küçük olmalıdır. Şekil 2.8-b'de, $m=3$ için, $t_w < \pi/3$ olduğu açıktır. Genel olarak, $t_w \leq \pi/m$ 'dir.

Çıkış geriliminin değerini denetlemenin diğer bir yaklaşımı m 'i sabit tutmak ve darbe genişliği t_w 'yi değiştirmektir (Şekil 2.9'a bakınız.).


2.5.3. Sinüsoidal darbe genişlik modülasyonu (SDGM)

Sinüsoidal darbe genişlik modülasyonunda (Sinusoidal Pulse Width Modulation, SDGM), çıkış gerilimi, sinyalin tepe değerlerindeki iletim sürelerinin en uzun olacak şekilde iletim ve yalıtım sürelerini değiştirerek denetlenir. Şekil 2.10'da genel bir SDGM modeli görülmektedir. Anahtarlama süreleri Şekil 2.11-a'da görüldüğü şekilde belirlenmiştir. $V_r(t)$ f_m frekanslı ve V_m genlikli referans modüle edici sinüs sinyalidir. f_c frekanslı, V_c genlikli yüksek frekanslı taşıyıcı üçgen dalga $V_c(t)$


referans sinüs dalga ile karşılaştırılır. Anahtarlama genişliği t_w , $V_r(t)$ 'nin pozitif yarı periyodunda $V_c(t) < V_r(t)$ iken geçen süre ve negatif yarı periyodunda ise $V_c(t) > V_r(t)$ iken geçen süre tarafında belirlenir.



Şekil 2.10. Sinüsoidal darbe genişlik modülasyonunun modeli.



a)



b)

Şekil 2.11. Sinüsoidal darbe genişlik modülasyonu. a). $M=1$., b). $M=0.5$.


Çıkış gerilimini ayarlayan iki denetim parametresi modülasyon indeksi ve frekans modülasyon oranıdır. f_c/f_m , frekans modülasyon oranı N olarak bilinir. N , evirici çıkış geriliminin her yarı periyodundaki darbe sayısını belirler.

V_m/V_c oranı, modülasyon indeksi M 'dir ($0 \leq M \leq 1$). M , darbelerin genişliğini ve böylece evirici çıkış geriliminin RMS değerini belirler. M , genellikle taşıyıcı sinyalin genliğini sabit tutarken referans sinyalin genliğini değiştirerek ayarlanır. Evirici çıkış geriliminin frekansı referans sinyalin frekansını değiştirerek ayarlanır.

Şekil 2.11-a $N=6$ ve $M=1$ için çizilmiştir. Maksimum çıkış gerilimi $M=1$ iken elde edilir. $M=0.5$ ise çıkış yarıya iner.

Sıfırı (Ofseti) olan taşıyıcı üçgen dalga kullanmak yerine Şekil 2.12'de görüldüğü gibi sıfırı (ofseti) olmayan taşıyıcı üçgen dalga kullanılabilir. Bu durumda, çıkış gerilimini düzenlemek için (regulate) f_c frekanslı taşıyıcı üçgen dalga ve f_m (eviricinin istenilen çıkış frekansı ile aynı değerde) frekanslı referans modüle edici


sinüsoidal dalga kullanılır. Referans sinüsün genliğini değiştirme darbe genişliğini ayarlar ve çıkış dalga şeklinin etkin değerini denetler.



Şekil 2.12. Sinüsoidal darbe genişlik modülasyonu. a). Referans sinyalleri. b). Çıkış geriliminin dalga şekilleri.

Taşıyıcı sinyal ve referans sinüsoidal sinyal Şekil 2.12-a'da görülmektedir. Çıkış gerilimi V_c 'nin dalga şekli Şekil 2.12-b'de görülmektedir. Bir periyottaki darbe sayısını altı olduğuna dikkat edin. Bu periyotta aynı zamanda, altı taşıyıcı üçgen dalga bulunmaktadır. Bu nedenle, eviricinin darbe tekrarlama frekansı ile taşıyıcı frekansı aynı değerdedir (Ahmed 1999).

2.5.4. Geliştirilmiş sinüsoidal darbe genişlik modülasyonu



Şekil 2.13. Geliştirilmiş sinüsoidal darbe genişlik modülasyonu.

Bu yöntem, SDGM (sinüsoidal darbe genişlik modülasyonu)'nun geliştirilmiş halidir. Burada, taşıyıcı üçgen dalga sinüsün yarı periyodunun ilk ve son 60°'sinde uygulanır (örneğin ilk 0-60° ve 120°-180°). Bu tip modülasyona geliştirilmiş sinüs darbe genişlik modülasyonu, GSDGM (Modified Sinusoidal Pulse Width Modulation, MSPWM) denir ve Şekil 2.13'de gösterilmiştir. Temel bileşen büyür ve harmonik karakteristiği gelişir. Bu yöntemde anahtarlama sayısı ve anahtarlama kayıpları düşer (Rashid 1993).

2.6. Darbe Genişlik Modülasyonlu (DGM) Eviriciler


2.6.1. Tek fazlı köprü eviriciler

Darbe genişlik modülasyonlu eviricide, çıkış geriliminin dalga şekli, temel çıkış frekansını sağlamak için kutbu periyodik olarak değişen sabit genliğe sahiptir. Kaynak gerilimi değişken bir çıkış gerilimi üretmek için düzenli aralıklarla anahtarlanır. Eviricinin çıkış gerilimi çıkış geriliminin her periyodunun darbe genişliğini ayarlayarak denetlenir. Şekil 2.14-a anahtar olarak BJT'leri kullanan tek fazlı köprü eviriciyi göstermektedir. Q_3 ve Q_4 anahtarları Q_1 ve Q_2 anahtarlarının iletme girmesinden α açısı kadar sonra iletme geçer. Anahtarlama sırası Tablo 2.4'de verilmiştir. Şekil 2.14-b'de görülen çıkış gerilimi α 'nın t_w darbe genişliğine sahiptir. α kaydırma açısını değiştirerek evirici çıkış gerilimi değiştirilebilir.


Tablo 2.4. Tek fazlı köprü eviricideki anahtarlama sırası.

Q_1	Q_2	Q_3	Q_4	V_o
Kapalı	Açık	Açık	Kapalı	+E
Kapalı	Açık	Kapalı	Açık	0
Açık	Kapalı	Kapalı	Açık	-E
Açık	Kapalı	Açık	Kapalı	0
Kapalı	Açık	Açık	Kapalı	+E
Kapalı	Açık	Kapalı	Açık	0

GTO tristörleri ya da transistörleri kullanan eviriciler, klasik SCR'leri kullanan eviricilerden daha hızlı anahtarlama frekanslarında çalışabilirler ve bu nedenle, darbe genişlik modülasyonlu eviricilerde kullanılabilirler. Yüksek anahtarlama frekansında çalışan darbe genişlik modülasyonlu eviricide, anahtarlama kayıpları oldukça yüksektir ve bu da verimliliği düşürür.



a). Devre şeması.




b). DGM çıkışının dalga şekli.


Şekil 2.14. Temel darbe genişlik modülasyonunun dalga şekli.

2.6.2. Tek fazlı yarım köprü eviriciler

Yarım köprü eviricide çıkışın sıfır olması olanaksızdır. Çıkış, ya pozitif ya da negatif olabilir. Bu nedenle, çıkış geriliminin sıfır olması yerine terslenmesine izin verilir. Şekil 2.15 yarım köprü evirici için DGM dalga şeklini gösterir. Çıkış geriliminin kontrolü 2δ 'nın genişliğini kontrol ederek sağlanabilir.



Şekil 2.15. Yarım köprü eviricide darbe genişlik modülasyonu.



Şekil 2.16. Yarım köprü eviricide sinüsoidal darbe genişlik modülasyonu

Sinüsoidal darbe genişlik modülasyonu (Şekil 2.16) yaygın olarak yarım köprü eviricilerle kullanılır. Doğrultulmuş sinüsoidal referans sinyali taşıyıcı üçgen dalga

ile karşılaştırılır. Referans sinyalin taşıyıcı sinyalden büyük olduğu süre boyuca anahtarlar pozitif giden darbeler üretmek için çalışırlar. Diğer durumda negatife giden darbeler üretirler (Ahmed 1999).

$$\begin{array}{llll} V_r > V_c & S_1 & \text{iletimde} & \text{ve} & V_o = +E \\ V_r < V_c & S_2 & \text{iletimde} & \text{ve} & V_o = -E \end{array}$$

Anahtarların iletim durumu Şekil 2.16'da da verilmiştir.

2.6.3. Performans parametreleri

Pratik eviricilerin çıkışı harmonik içerir ve eviricinin kalitesi aşağıdaki performans parametreleri ile değerlendirilir.

n'inci harmoniğin harmonik faktörü, HF_n : Harmonik faktörü (n'inci harmoniğin) (2.12) eşitliği ile verilir.

$$HF_n = \frac{V_n}{V_1} \quad (2.12)$$

Burada, V_1 , temel bileşenin RMS değeridir ve V_n , n'inci harmoniğin RMS değeridir.

Toplam harmonik bozulması, THD : Toplam harmonik bozulması (2.13) eşitliği ile verilir.

$$THD = \frac{\sqrt{\sum_{h=2}^{\infty} V_h^2}}{V_1} \quad (2.13)$$

Burada, THD, $h=2$ 'den ∞ ' kadar olan harmonik bileşenlerin karelerinin toplamının karekökünün temel bileşene oranıdır.

Bozulma (Distortion) Faktörü : THD toplam harmonik içeriğini verir, fakat, her harmonik bileşeninin seviyesini göstermez. Eğer eviricinin çıkışında bir filtre

kullanılırsa, yüksek dereceli harmonikler daha etkili bir şekilde zayıflatılır. Bu nedenle, her harmoniğin hem frekansı hem de değeri önemlidir. Belirli bir dalga şeklinin harmonikleri ikinci derece zayıflatmaya tabi tutulduktan sonra bu dalga şeklinde kalan harmonik bozulmanın miktarını bozulma faktörü gösterir. Böylece, bozulma faktörü, ikinci derece yük filtresinin değerlerini belirlemek zorunda kalmaksızın istenmeyen harmoniklerin indirgenmesindeki etkililiğin ölçüsüdür ve (2.14) eşitliği ile verilmiştir.

$$DF = \frac{1}{V_1} \left[\sum_{n=2,3,\dots}^{\infty} \left(\frac{V_n}{n^2} \right)^2 \right]^{1/2} \quad (2.14)$$

Tek (ya da n'inci) harmonik bileşenin bozulma faktörü (2.15) eşitliği ile tanımlanır.


$$DF_n = \frac{V_n}{V_1 n^2} \quad (2.15)$$

En düşük dereceli harmonik : En düşük dereceli harmonik frekansı temel frekansa en yakın olan harmoniktir ve genliği temel bileşenin %3'ünde küçük ya da eşittir (Rashid 1993).

2.7. Üç Fazlı Eviriciler

Üç fazlı eviriciler genellikle yüksek güçlü uygulamalarda kullanılırlar. Üç tek fazlı yarım köprü ya da köprü eviricinin paralel bağlanması ile üç fazlı evirici elde edilmiş olur. Üç fazlı eviricide, her tek fazlı eviricinin anahtarlama elemanlarını süren sinyallerin arasında 120°'lik faz farkı bulunması gerekir (Rashid 1993). Üç adet tek fazlı yarım köprü eviriciden elde edilmiş üç fazlı eviricinin temel devresi Şekil 2.17'de görülmektedir. Burada, altı anahtarlama elemanı ve altı diyot bulunmaktadır. Anahtarlar istenilen çıkış dalga formunun elde edilebilmesi için uygun sırayla periyodik olarak açılıp kapanırlar. Anahtarlama oranı eviricinin çıkış geriliminin frekansını belirler. Bu anahtarları çalıştırma sırasının bir çok sayıda olması mümkündür. Ancak, bir devri altı anahtarlama ile bitiren iki temel mod vardır:

birincisi 120° iletim tipi olarak, diğeri ise 180° iletim tipi olarak bilinir (Ahmed 1999).




Şekil 2.17. Üç fazlı köprü evirici devre şeması.

2.7.1. 120° iletim tipi

Bu tip denetimde, her anahtar 120° için iletimdedir. Bu durumda, herhangi bir zamanda sadece iki anahtarlama elemanı iletimdedir, birisi pozitif gruptan (S_1 , S_3 ve S_5) ve diğeri ise negatif gruptan (S_2 , S_4 ve S_6). İletimde olan iki anahtar yük terminallerinden ikisini DA kaynağına bağlar, üçüncü terminal ise boşta kalır. AA geriliminin dalga formunun bir devrinde altı aralık vardır. Anahtarlar, V_{AB} , V_{BC} ve V_{CA} gerilimlerini sağlamak için çıkış geriliminin dalga şeklinin 60° 'lik aralıklarla ve uygun sırada iletime sokulurlar. Anahtarlama oranı çıkış frekansını belirler.

DA kaynağın kısa devre edilme olasılığını önlemek için aynı ayaktaki (leg) iki anahtarın aynı anda iletimde olmadığından emin olunmalıdır. Bu nedenle, S_1 anahtarının iletiminin sona ermesiyle S_4 anahtarının iletime girmesi arasında 60° 'lik bir aralık bulunur. Aynı durum S_3 ve S_6 ile S_5 ve S_2 anahtarları için de geçerlidir.



Şekil 2.18. Üç fazlı köprü eviricinin eşdeğer devreleri.

Çeşitli 60° 'lik süreler için Y bağlı dirençsel yükte yük üzerindeki V_{AN} , V_{BN} ve V_{CN} faz gerilimleri belirlenebilir. Bu gerilimler, Şekil 2.18 'de görüldüğü gibi, altı aralık

için çeşitli evirici-yük kombinasyonlarının eşdeğer devreleri ele alarak sağlanabilir. Sonuçlar Tablo 2.5’de özetlenmiştir.

Tablo 2.5. 120° iletim tipinde anahtarlama sırası.

Aralık	S ₁	S ₂	S ₃	S ₄	S ₅	S ₆	V _{AN}	V _{BN}	V _{CN}
0-60°	Kap.	Açık	Açık	Açık	Açık	Kap.	+E/2	-E/2	0
60°-120°	Kap.	Kap.	Açık	Açık	Açık	Açık	+E/2	0	-E/2
120°-180°	Açık	Kap.	Kap.	Açık	Açık	Açık	0	+E/2	-E/2
180°-240°	Açık	Açık	Kap.	Kap.	Açık	Açık	-E/2	+E/2	0
240°-300°	Açık	Açık	Açık	Kap.	Kap.	Açık	-E/2	0	+E/2
300°-360°	Açık	Açık	Açık	Açık	Kap.	Kap.	0	-E/2	+E/2

Şekil 2.19’da, üç faz gerilimi V_{AN}, V_{BN} ve V_{CN} görülmektedir. Hat gerilimi aşağıdaki eşitlikleri kullanarak faz gerilimlerinden elde edilir.

$$V_{AB}=V_{AN}-V_{BN} \quad (2.16)$$

$$V_{BC}=V_{BN}-V_{CN} \quad (2.17)$$


$$V_{CA}=V_{CN}-V_{AN} \quad (2.18)$$

Üç hat gerilimi de Şekil 2.19’da görülmektedir. Basamak şeklindeki hat gerilimi dalga şekilleri şekil olarak aynıdır, ancak fazları birbirinden 120° kaymış şekildedir.

Her anahtar sırayla 120°’lik bir süre boyunca kapalı durumdadır. $\omega t = 0$ iken ve S₁ kapalıyken A terminali DA kaynağın pozitif ucuna bağlıdır. $\omega t = \pi$ iken ve S₄ kapalıyken A terminali DA kaynağın negatif ucuna bağlıdır.

Yük endüktifse, dalga şekli Şekil 2.19’da görülenlerden farklı olacaktır, çünkü, açık (off) periyottaki terminal gerilimi akımın geçici davranışından etkilenecektir.

Dengeli Y bağlı dirençsel bir yükte çıkış gücü şu şekilde verilebilir:



Şekil 2.19. 120° iletim için gerilim dalga şekilleri.

$$P_o = \frac{(E/2)^2}{R} + \frac{(E/2)^2}{R} = \frac{E^2}{2R} \quad (2.19)$$

Burada, R faz başına düşen dirençtir.

Faz geriliminin RMS değeri

$$V_{ph(RMS)} = \frac{E\sqrt{2}}{2\sqrt{3}} = \frac{E}{\sqrt{6}} \quad (2.20)$$

$$\text{Hat geriliminin RMS değeri} = V_{L(RMS)} \sqrt{3} V_{ph(RMS)} = \frac{E}{\sqrt{2}} \quad (2.21)$$

Anahtardaki RMS akımı şu şekildedir:

$$i_{anahtar(RMS)} = E/2\sqrt{3R} \quad (2.22)$$

Çıkış akımının RMS değeri şu şekildedir:

$$I_{O(RMS)} = \sqrt{2} I_{anahtar(RMS)} \quad (2.23)$$

2.7.2. 180° iletim tipi

Bu iletim tipinde, açık (off) periyot yoktur. Yani, pozitif ya da negatif terminalde olsun her anahtar sürekli iletimdedir. Herhangi bir aralıkta, üç anahtar iletimdedir, örneğin, S₁, S₂ ve S₃ gibi. 60°'lik bir periyottan sonra S₂, S₃ ve S₄ iletimde olacaktır. Her anahtarın iletimi 180° boyunca devam eder. Böylece, aynı bacaktaki hiçbir anahtar aynı anda iletime geçmez.

Bir çıkış devrinde altı 60°'lik adım vardır ve bu aralıkların sıralama oranı eviricinin çıkış frekansını belirler. Altı adım için anahtarlama şekli Tablo 2.6'da verilmiştir. Altı adım için hat gerilimleri ise Tablo 2.7'de verilmiştir.

Tablo 2.6. Altı adım için anahtarlama tablosu.

Aralık	S ₁	S ₂	S ₃	S ₄	S ₅	S ₆
0°-60°	Kapalı	Açık	Açık	Açık	Kapalı	Kapalı
60°-120°	Kapalı	Kapalı	Açık	Açık	Açık	Kapalı
120°-180°	Kapalı	Kapalı	Kapalı	Açık	Açık	Açık
180°-240°	Açık	Kapalı	Kapalı	Kapalı	Açık	Açık
240°-300°	Açık	Açık	Kapalı	Kapalı	Kapalı	Açık
300°-360°	Açık	Açık	Açık	Kapalı	Kapalı	Kapalı

Tablo 2.7. Altı adım için hat gerilimleri.

Aralık	V _{AN}	V _{BN}	V _{CN}	V _{AB}	V _{BC}	V _{CA}
0°-60°	E/3	-2E/3	E/3	+E	-E	0
60°-120°	2E/3	-E/3	-E/3	+E	0	-E
120°-180°	E/3	E/3	-2E/3	0	+E	-E
180°-240°	-E/3	+2E/3	-E/3	-E	+E	0
240°-300°	-2E/3	E/3	E/3	-E	0	+E
300°-360°	-E/3	-E/3	+2E/3	0	-E	+E


Dengeli (balanced) Y bağlı bir yük için çıkış gücü (2.24) eşitliğinde verilmiştir.

$$P_o = \frac{(E/3)^2}{R} + \frac{(E/3)^2}{R} + \frac{(2E/3)^2}{R} = \frac{2E^2}{3R} \quad (2.24)$$

Burada, R faz başına düşen dirençtir. Buradaki güç çıkışınının 120° iletim tipine göre 1.33 kat daha büyük olduğuna dikkat edin.

Faz gerilimlerinin dalga şekilleri Şekil 2.20'de gösterilmiştir. Faz gerilimleri (2.16), (2.17) ve (2.18) eşitlikleri kullanılarak bulunabilir(Ahmed 1999).

Anahtardaki RMS akımı (2.25) eşitliğinde görülmektedir.



Şekil 2.20. Çıkış geriliminin dalga şekilleri.

$$I_{\text{anahtar(RMS)}} = E/3R \quad (2.25)$$

Çıkış akımının RMS değeri (2.26) eşitliğinde verilmiştir.

$$I_o = \sqrt{2} I_{\text{anahtar(RMS)}} \quad (2.26)$$

Çıkış hat geriliminin RMS değeri şu şekildedir:

$$V_{L(RMS)} = \frac{\sqrt{2}E}{\sqrt{3}} \quad (2.27)$$

Çıkış faz geriliminin RMS değeri (2.28) eşitliğinde görülmektedir.

$$V_{\text{ph(RMS)}} = \frac{\sqrt{2}}{\sqrt{3}} E \quad (2.28)$$

a DGM oranıyla

$$V_{L(RMS)} = \frac{\sqrt{2}}{\sqrt{3}} a E \quad (2.29)$$

ve

$$V_{\text{ph(RMS)}} = \frac{\sqrt{2}}{\sqrt{3}} a E \quad (2.30)$$

DA giriş akımı (2.31) eşitliğinde görülmektedir.

$$I_i = \frac{3\sqrt{2}I_o}{\pi} \cos\theta \quad (2.31)$$

Burada, θ , yükün faz açısıdır.

DGM için,


$$I_i = \frac{3\sqrt{2}}{\pi} a I_o \cos\theta \quad (2.31)$$

2.8. Akım Kaynaklı Eviriciler

Akım kaynaklı evirici DA giriş geriliminin değişimine aldırmadan DA kaynaktan sabit giriş akımının sağlanmasıyla elde edilir. Pratikte, bu DA gerilim kaynağına seri büyük bir bobin bağlayarak sağlanır. Bu düzenleme, akımdaki ani değişimleri önler ve sabit seviyeli akım kaynağını etkili bir şekilde muhafaza eder. Evirici, DA giriş akımını dikdörtgen dalga AA çıkış akımına çevirir.

2.8.1. Tek fazlı akım kaynaklı köprü evirici

Şekil 2.21-a'da tek fazlı akım kaynaklı köprü evirici görülmektedir. Burada, gerilim kaynaklı eviricilerdeki gibi diyotlara gerek yoktur. SCR'ler çiftler halinde ilettime geçer, sabit frekansta, SCR₁ ve SCR₂ ve daha sonra SCR₃ ve SCR₄. Şekil 2.21-b'de görülen çıkış akımı büyüklüğü DA giriş akımına eşit olan AA dikdörtgen dalgadır. Her anahtar 180° periyot boyunca iletimdedir.




Şekil 2.21. Tek fazlı akım kaynaklı evirici.


2.8.2. Üç fazlı akım kaynaklı evirici

Üç fazlı akım kaynaklı evirici Şekil 2.22-a'da görülmektedir. Sabit DA akım kaynağını sağlamak için giriş tarafında bir bobin bağlanmıştır. Giriş ve çıkış akımının dalga şekilleri Şekil 2.22-b'de verilmiştir.

SCR₁, SCR₃, ve SCR₅ üst grup ve SCR₂, SCR₄, ve SCR₆ ise alt gruptur. Herhangi bir aralıkta, sadece iki SCR iletimdedir ve her SCR 120°'lik bir periyot boyunca iletimde kalır. Burada, SCR'ler iletime girdikleri sıra ile numaralandırılmışlardır. Yani, SCR₁ iletime girdikten sonra SCR₂ iletime geçer, daha sonra SCR₃, SCR₄, SCR₅, SCR₆ ve SCR₁ ile tekrar başlar. Bir SCR iletime girdiğinde hemen aynı gruptan iletimde olan bir SCR'yi yalıtıma sokar. Örneğin, SCR₁ ve SCR₂'nin iletimde olduğunu farz edelim. I giriş akımı kaynağın pozitif kısmından SCR₁, A faz yükü, C faz yükü ve SCR₂ boyunca kaynağın negatif tarafına doğru akar. Şimdi, eğer SCR₃ iletime girerse anında SCR₁'in yerini almak zorundadır. SCR₁'den geçen akım SCR₃'e aktarılacaktır. Şimdi, giriş akımı SCR₃, B faz yükü, C faz yükü ve SCR₂'yi takip ederek kaynağa geri döner.



a). Devre şeması.



b). Akım dalga şekli.

Şekil 2.22. Üç fazlı akım kaynaklı evirici.

Üç fazlı çıkış akımı I büyüklüğünde 120° genişliğinde basamak dalga şeklindedir. Çıkış akımının frekansı anahtarların istenilen aralıklarla açılıp kapanmasını denetleyerek ayarlanır (Ahmed 1999).

Çıkış hat akımının RMS değeri

$$I_{O(RMS)} = \frac{\sqrt{2}}{\sqrt{3}} I \quad (2.32)$$

Çıkış faz akımının RMS değeri

$$I_{Oph(RMS)} = \frac{\sqrt{2}}{\sqrt{3}} I \quad (2.33)$$

DA giriş akımı

$$E = \sqrt{6} V_{ph} \cos \theta \quad (2.34)$$

Burada, θ yükün faz açısıdır.

BÖLÜM 3. HARMONİKLER


3.1. Giriş

Son yıllarda, güç dağıtım sistemlerinde enerji akış denetimi için 6 darbeli çeviriciler, hız ayarlı motor sürücüler ve diğer güç elektroniği donanımları kurulmaktadır. Bu cihazlar enerji maliyetinde sağladıkları önemli tasarruftan dolayı çok popülerlik kazanmışlardır. Ne yazık ki, güç dağıtım sistemlerindeki güç elektroniği cihazları kaynaktan sinüsoidal olmayan akım çektikleri için harmonik bozulmaya neden olurlar. Aynı zamanda, floresan lambalar, sayısal ve bilgisayar donanımlarının güç kaynakları için doğrultucular, ark fırınları vb. gibi diğer bir çok doğrusal olmayan yüklerin sayısı daha da fazladır. Bu nedenle, doğrusal olmayan yüklerden kaynaklanan akım harmonikleri kaynağa aktarılır. Doğrusal olmayan yüklerden kaynaklanan akım harmoniklerinin zararlı etkilerini en aza indirgeyebilmek için etkili harmonik azaltma cihazlarına gereksinim duyulur.


Bu bölümde, güç dağıtım sistemlerindeki akım ve gerilim bozulmalarının yani harmoniklerin tanımına, dağıtım sistemlerinde IEEE'nin önerdiği harmonik sınırlarına, harmonik üreten kaynaklara, harmoniklerin neden olduğu zararlı etkilere ve harmonik azaltmada kullanılan yöntem ve cihazlara yer verilmiştir.

3.2. Harmoniklerin Tanımı

Güç sistemlerindeki gerilim ve akımların harmonik bozulması bu büyüklüklerin sinüsoidal olmadığı anlamına gelir. Bu durum, bozulmuş akım üreten sistemde doğrusal olmayan yükün varlığından kaynaklanır. Akım harmonikleri bir elektrik sisteminde doğrusal olmayan yüklerin neden olduğu akımın dalga formunun bozulmasıdır. Gerilim harmonikleri bir elektrik sistemindeki bozulmuş akım dalga formunun neden olduğu bozulmalardır.



Şekil 3.1. Doğrusal yük dalga şekli.




Şekil 3.2. Doğrusal olmayan yük dalga şekli.

Harmonikleri tanımlarken 'doğrusal yük' ve 'doğrusal olmayan yük' terimleri oldukça sık kullanılır. Harmoniklerin temelini öğrenmede bu yüklerin önemi büyüktür.


Doğrusal yükler kaynak geriliminin dalga şekliyle aynı dalga şekline sahip akım çeken yüklerdir. Böyle bir örnek Şekil 3.1'de görülmektedir.

Buna karşın doğrusal olmayan yükler kaynak geriliminin dalga şeklinden farklı dalga şekline sahip akım çeken yüklerdir. Bu yüke örnek olarak Şekil 3.2 gösterilebilir. Burada da görüldüğü gibi akımın dalga şekli ile gerilimin dalga şekli birbirinden farklıdır. Böylece doğrusal olmayan yükler bozulmalara neden olur ve harmonik oluştururlar.

Harmonik terimi gerilim ya da akım dalga formunun içerdiği sinüsoidal frekans bileşenleri olarak tanımlanabilir. Saf bir dalga şeklinin harmonikleri yoktur. Bir dalga şekli bozulduğunda bu dalga formunun içinde harmonikler mevcuttur. Şekil 3.3'de bozulmuş bir sinyal ve bileşenleri görülmektedir. Şekil 3.4'de ise Şekil 3.3'deki şekle göre daha bozuk bir sinyal görülmektedir.



Şekil 3.3. Bozulmuş bir sinyal ve harmonik bileşenleri.



Şekil 3.4. Yüksek bozucuların oluşturduğu dalga şekli ve harmonik bileşenleri.

Dalga içersindeki harmonik içeriğinin ölçülmesi ve karşılaştırılabilmesi için, Toplam Harmonik Bozulma (Total Harmonik Distortion-THD) parametre olarak tanımlanarak gerilim ve akım için ayrı ayrı belirlenmiştir (IEEE Std 519-1992). Toplam Harmonik Bozulma, periyodik bir sinüsoidal dalganın sapması olarak ifade edilebilir (Cherney 2004).

Gerilim için

$$THD_V = \frac{\sqrt{\sum_{h=2} V_h^2}}{V_1} \quad (3.1)$$

Akım için

$$THD_I = \frac{\sqrt{\sum_{h=2} I_h^2}}{I_1} \quad (3.2)$$

Burada, V_1 ve I_1 sırasıyla gerilim ve akımın temel frekansının RMS değeri, V_h ve I_h sırasıyla gerilim ve akımın h dereceli harmoniğinin RMS değeridir. THD tanımına

göre hem temel frekans bileşeni hem de yüksek dereceli harmonikler aynı anda ölçülmelidir. Buna rağmen, (3.1) ve (3.2) numaralı eşitliklerde temel frekans, belirli bir zaman aralığında ortalama bir büyüklük olarak alındığında indeks toplam istenen bozulma (TDD-Total Demand Distortion) olarak adlandırılır (Prousalidis et al 2005).

3.3. IEEE 519-1992 Standardı

Elektrik ve Elektronik Mühendisliği Enstitüsü (Institute of Electrical and Electronics Engineering-IEEE) tarafından akım ve gerilim harmonik bozulmalarının kabul edilebilir sınırları belirlenmiştir.

Pratikte, bir çok kullanıcı tüm güç sistemi ya da içersindeki herhangi bir kısım için IEEE-519 gerilim ve akım harmonik bozulma sınırını %5 olarak belirtmiştir (Cherney 2004).

Tablo 3.1. IEEE Std 519-1992 gerilim harmonik sınırları.

Bara gerilimi (kV)	Maksimum bireysel harmonik bileşen (%)	Maksimum THD _v (%)
69 ve altı	3.0	5.0
115 -161	1.5	2.5
161 ve üstü	1.0	1.5

Tablo 3.2. IEEE Std 519-1992 akım harmonik sınırları.

SCR= I_{sc}/I_L	$h < 11$	$11 \leq h < 16$	$17 \leq h < 22$	$23 \leq h < 35$	$35 \leq h$	TDD
<20	4.0	2.0	1.5	0.6	0.3	5.0
20-50	7.0	3.5	2.5	1.0	0.5	8.0
50-100	10.0	4.5	4.0	1.5	0.7	12.0
100-1000	12.0	5.5	5.0	2.0	1.0	15.0
>1000	15.0	7.0	6.0	2.5	1.4	20.0

Genel dağıtım sistemlerinde IEEE Std. 519-1992 standardının belirlediği gerilim bozulma sınırları Tablo 3.1’de, akım bozulma sınırları Tablo 3.2’de verilmiştir. Burada,

I_{SC}	: Ortak bağlantı noktasındaki mevcut kısa devre akımı
h	: Harmonik derecesi
SCR(Short Circuit Ratio)	: Kısa devre oranı (I_{SC}/I_L)
TDD(Total Demand Distortion)	: Toplam İstenilen Bozulma
I_L	: Temel frekanstaki 15 veya 30 dakikalık bir aralık üzerinden alınan ortalama istenilen maksimum akımıdır.

3.4. Harmonik Üreten Kaynaklar

Gerek ticari gerek endüstriyel bütün iş alanlarının yönetim ve enerji/kamu hizmetinin güç kalitesiyle ilişkisi bulunmaktadır. Beklenen kalitedeki elektriğin güvenilir ve kesintisiz dağıtımını günlük işler için kritiktir. Üretim tesisinden komisyonculukla uğraşan kuruluşa kadar yüksek verim derecesine ya da daha iyi güce ihtiyaç bulunmaktadır. Dahası, yüklerdeki sayısal teknolojideki artışla birlikte kaliteli enerjiye olan gereksinimler de artmaktadır. Harmonik içeriğiyle dolu bir ortam güç dağıtım sistemine ve bağlı bulunduğu cihaza ciddi boyutta sıkıntı vermektedir.

AA (Alternatif Akım) elektriksel yükler genellikle rezistif, endüktif ve kapasitif elemanlardan oluşmaktadır. Harmonik üreten kaynaklar üç ana gruba ayrılabilir. Bunlar,

1. Ferromanyetik cihaz, temel olarak demir nüve etrafına sarılmış bir bobin. Burada, örnek olarak transformatörler ve motorlar verilebilir. Bu cihazlar normalde rezonans durumu oluşmadıkça problem yaratmazlar.
2. Elektronik doğrultucular ve eviriciler. Buna örnek olarak bilgisayarlar, ayarlı hız sürücüler, ve KGK sistemleri verilebilir.

3. Ark yapan cihazlar. Bu cihazlar floresan ve gaz (vapor) aydınlatması, ark kaynak makineleri ve ark fırınlarını içerir.

Sıradan doğrusal yükler elektronik ve sayısal türden cihazlardan dolayı daha çok doğrusal olmayan yük gibi davranmayı sürdürmektedir. Bu nedenle, bu akım ve gerilim bozulmalarını yansıtan geleneksel sinüsoidal dalganın şekli değişmiştir. Harmonikler temelde bir çok cihazda yaygın olarak kullanılan silikon-kontrollü doğrultucular (SCR-Silicon Controlled Rectifiers) ve katı durumlu diyot çeviricilerden kaynaklanmaktadır. Güç sistemlerinde bulunan SCR ve çeviricilerin çalışma tasarımı yüksek hızda, hızlı darbe tarzında, harmonik spektrumu yayarak AA-DA ya da DA-DA dönüşümünü gerçekleştirir.

Bir sinüsoidal dalga formu 50 Hz ya da 60 Hz (diğer bazı uygulamalarda 400 Hz) temel frekansına sahiptir ve harmonik spektrumu temel frekansın tam sayı katları olarak ölçülür ve 'derece' olarak listelenir. Temel frekansı 50 Hz olan bir sistem için ortak sınıflandırma örneği olarak üçüncü derece harmoniğini (3×50 Hz) 150 Hz, beşinci derece harmoniğini (5×50 Hz) 250 Hz içerir. Bir harmonik spektrumunda, temel frekansın değeri (50 Hz) %100 THD_v değerine sahiptir. Örneğin, THD_v, %35 olabilir. Harmoniklerin dağılımı da şu şekilde olabilir: 5. derece %27, 7. derece %5, 11. derece %2, 13. derece %1 vbz. Bir harmonik spektrumu olası bilgisayar modellenmesi ve simülasyonu ile yerinde veri toplanması ve analizi ile elde edilir.

Belirli derecedeki harmonikler cihaz ve sistemlerde ciddi problemlere neden olabilirler. IEEE 519 'Harmonikler için Rehber' standardı sistem problemlerine ve azaltma yöntemlerine katkıda bulunabilecek diğer harmonik çeşitlerine ve aktivitelere rehber olur.

Kabul edilir bir kaynak olarak, ortak bağlantı noktasında (PCC-Point of Common Coupling) gerilim için %5 THD sınırı pratik bir öneridir. Bu THD değeri genellikle, endüstriyel uygulamalar için verimlilik ve güvenilirlik sağlanmaya çalışılarak ve toplam harmoniklere dayanılarak elde edilmiş bir değerdir. Bazı elektrik güç dağıtım sistemleri ve bağlı cihazlar yüksek harmonik sınırlarında iyi çalışabilirler ve sadece çok küçük bir harmonik azaltma gerektirebilirler.

Bazı donanımlar gerçekte harmonik üretmezler, ancak önceden varolan harmonik akımlarını oldukça büyütürler. Kondansatör sistemleri bu gruba girer ve kondansatörlerin harmonik üretmediğine dikkat çekilmelidir. Harmonik akımları bir sisteme verildiği zaman, akımlar büyütülür ve önemli bir gerilim bozulması ile sonuçlanabilir. Güç sistemindeki kondansatörler besleme yolunun sonuna yakın yerleştirildiklerinde seri rezonans meydana gelir. Kondansatör adeta ayarlanmış filtre gibi belirli bir harmonik akımına düşük empedans gibi davranır. Doğrusal olmayan yüklerden kaynaklanan harmonik akımları yükten kaynağa doğru akar. Güç sistemlerindeki kondansatör ve filtre ürünlerini boyutlandırmak, tasarlamak ve yerleştirmek optimum performans için kritiktir.

Nötr bağlantısı olduğunda üçüncü ve dokuzuncu (3. ve 9.) ve alt harmonik dereceleri ile düşük değerleri nedeniyle fazla dikkate alınmayan çift harmonik dereceleri (2., 4. vbz.) gibi diğer harmonik türleri de mevcuttur. Endüstriyel ve ticari uygulamalarda yaygın olarak bulunan tek dereceli harmonik problemleri üzerinde öncelikli olarak durulur.

Ofislerde ve üretimde yaygın olarak kullanılan donanımlar sadece harmonik sorunları çıkarmakla kalmaz aynı zamanda harmonik düzensizliğine ve problemlerine karşı hassas davranırlar (StacoEnergy 2004). Bunlar:

1. Bilgisayarlar (güç kaynakları), PC, diz üstü bilgisayar, ana bilgisayar, sunucular
2. Monitörler, video göstericiler
3. Fotokopi makineleri, tarayıcılar, yazıcılar, çiziciler
4. Aydınlatma denetimleri, ışık kesici reosta (dimmerler)
5. Elektronik balast
6. İletişim sistemleri, telefon, veri iletimi
7. Veri merkezleri, düzenleme tesisatları

8. KGK sistemleri, batarya şarj ediciler, depolama sistemleri
9. Ayarlı hız sürücüleri, sürücü sistemleri
10. Transformatörler, jeneratörler
11. Ark elektrik fırınları, kaynak cihazı
12. Medikal ve dişle ilgili cihazlar

3.5. Harmoniklerin Etkileri

Harmonik akımları hem kaynak sistemi üzerinde hem de donanım üzerinde çeşitli problemlere neden olur. Harmoniklerin etkileri ve çözümleri çok farklıdır ve ayrı ayrı ele alınması gerekir.

Harmonikler güç sistemlerinin verimsizliğine yol açar. Harmoniklerin yükleri ya da cihazlara olan olumsuz etkileri şu şekilde sıralanabilir (Square D 1994):

1. İletkenlerin aşırı ısınması : Normalden ince iletkenler ya da kablolar üzerindeki harmonik akımları yüzey etkisine (skin effect) sebep olurlar. Bu etki frekansla birlikte artar ve merkezkaç kuvvete benzer.
2. Kondansatörler : Kondansatörler sıcaklık artışından etkilenebilirler ve ömürleri kısılanabilir. Eğer bir kondansatör 5. ya da 7. harmonik gibi karakteristik harmoniklere ayarlanırsa aşırı gerilim ve rezonans dielektrik hatasına neden olabilir ya da kondansatörü patlatabilir.
3. Sigortalar ve devre kesiciler (circuit breakers) : Harmonikler elemanlara görünür bir neden olmaksızın zarar vererek yanlış işlemlere neden olabilir.
4. Transformatörler : Harmonikler, transformatör sargılarında aşırı ısınmaya neden olur ve yalıtım bozulur.

5. Jeneratörler : Transformatörlerle benzer problemlere sahiptir. Boyutlandırma ve düzenleme gerilim regülatörünün çalışması için kritiktir. Gerilim harmoniğinin aşırı olması akım dalga şeklinde çoklu sıfır geçişlerine neden olacaktır. Çoklu sıfır geçişleri de gerilim regülatörünün zamanlamasını etkiler ve bu da girişime ve kararsız çalışmaya sebep olabilir.

6. Elektrik sayaçları (Utility metreler) : Elektrik sayaçları ölçümleri hatalı yapabilir. Bu da tüketicilere daha yüksek faturaların gelmesine sebep olur.

7. Sürücüler/Güç kaynakları: Çoklu sıfır geçişleri nedeniyle yanlış çalışmadan etkilenebilir. Harmonikler SCR'li AA ve DA sürücülerinde bulunan komütasyon devrelerinde hataya yol açabilir.

8. Bilgisayarlar/Telefonlar: Girişim veya arızalar oluşabilir

3.6. Harmonik Azaltma Yöntemleri

Harmoniklerin dezavantajlarını azaltmada kullanılan yöntemler teknik ve ekonomik gerçekler temelinde seçilir. Harmonikleri filtrelemenin mi ya da harmoniklerin üretilmesini önlemenin mi daha ekonomik olduğuna karar vermek gerekir. Burada yer verilecek harmonik azaltma yöntemleri, pasif filtreler, izolasyon ve harmonik azaltma transformatörleri ve aktif filtrelerdir.


3.6.1. Harmoniklerin üretilmesinin önlenmesi

Doğrusal olmayan elemanların karakteristiklerinin değiştirilmesi veya geliştirilmesi üretilen harmonik miktarını azaltabilmektedir. Geliştirme, en önemli harmonik üretici elemanlardan biri olan dönüştürücü sistemlerinde olmalıdır. Bu dönüştürücülerden biri olan evirici sistemlerinde, darbe sayısının artırılmasıyla harmonik genliğin azaltılması ve düşük frekanslı harmoniklerin iptali mümkün


olmaktadır. Örneğin 6 darbeli yerine 12 darbeli eviricilerin kullanılması, 5. ve 7. dereceden harmoniklerin iptal olmasını sağlar. Diğer bir dönüştürücü topolojisi olan DA güç kaynağının denetiminin geliştirilmesiyle, giriş akımlarının harmonik spektrumu da geliştirilmektedir (Amaç 2003).

3.6.2. Pasif filtreler

Pasif filtreler Şekil 3.5’de görüldüğü gibi harmonik akımı için düşük empedans yolu sağlarlar. Öyle ki harmonik akımı kaynaktan değil filtreden akar. Filtre, gereksinimlere bağlı olarak tek bir harmonik derecesi için ya da daha geniş bantlı bir harmonik spektrumu için tasarlanabilir.



Şekil 3.5. Pasif harmonik paralel filtre.




Şekil 3.6. Pasif seri ve paralel filtre.

Bazen Şekil 3.6'da görüldüğü gibi harmonik frekanslarında seri empedansı artırmak ve böylece kaynağa akan akımın oranını düşürmek için daha karmaşık bir filtre tasarlamak gerekir.

Bazen fazda ya da nötrde basit seri band durduran filtreler önerilir. Seri filtre harmonik gerilimlerinin üzerinde düşeceği kontrollü yolu sağlamaktan çok harmonik akımlarını bloke etme amacıyla tasarlanır. Bu harmonik gerilimi kaynağın yük tarafında görülür. Kaynak geriliminin kötü bir şekilde bozulması nedeniyle cihazlar tasarlandığı ve garantilendiği standartlar içersine giremezler. Bazı cihazlar bu bozulmaya karşı nispeten duyarsızdır, ancak bazıları çok duyarlıdır. Seri filtreler bazı şartlarda kullanışlı olabilir, fakat dikkatlice uygulanmalıdır ve genel amaçlı çözüm olarak önerilemezler.

3.6.3. İzolasyon transformatörleri

Üçlü-N akımları transformatörün delta sargılarında dolaşır. Bu, transformatör üreticileri için bir problem olduğu halde -ekstra bir yük hesaba katılmak zorundadır- sistem tasarımcıları için faydalıdır, çünkü üçlü-N harmoniklerini kaynaktan izole eder.




Şekil 3.7. Delta yıldız izolasyon transformatörü.

Aynı etki zig-zag sargılı transformatör kullanılarak sağlanabilir. Zig-zag transformatörler kaynakla paralel bağlı sargılarla arasında özel faz ilişkisi bulunan yıldız konfigürasyonlu oto transformatörleridir.

3.6.4. Aktif filtreler

Yukarıda bahsedilen çözümler sadece belirli harmonikler için uygundur, izolasyon transformatörü sadece üçlü-N (triple-N) harmonikleri için ve pasif filtreler ise sadece tasarlandığı frekans için kullanışlıdır. Bazı tesisatlarda harmonik içeriği daha az tahmin edilebilir.



Şekil 3.8. Aktif harmonik düzeltici.

Şekil 3.8'de görüldüğü gibi, aktif filtre paralel bir cihazdır. Bir akım transformatörü yük akımının harmonik içeriğini ölçer ve bir sonraki devirde (cycle) kaynağa geri beslenecek olan tamamen aynı harmonik kopyasını üretmek için akım jeneratörünü denetler. Harmonik akımının aktif düzelticiden kaynaklanması nedeniyle kaynaktan sadece temel akım çekilir. Pratikte, harmonik akım büyüklüğü %90 azaltılır. Harmonik frekanslarındaki kaynak empedansı azaltıldığı için gerilim bozulması da azalır (Chapman 2001).

BÖLÜM 4. BULANIK MANTIK

4.1. Giriş

Bulanık mantık (Fuzzy Logic) ilk defa 1965'de Berkeley'deki California Üniversitesinden Lotfi A. Zadeh tarafından ortaya atılmıştır. Bulanık mantığı klasik mantıktan ayıran fark bulanık mantığın klasik mantıktaki gibi 1 ve 0 gibi kesin değerler dışındaki ara değerleri de dikkate almasıdır. Bulanık mantık gerçek dünyayı daha iyi anlatır. Örneğin klasik mantıktaki sıcak-soğuk, ağır-hafif, yavaş-hızlı gibi iki değerle anlatılan durumlar bulanık mantıkta az, biraz, çok gibi dilsel ifadelerle gerçek hayata daha uygun hale getirilir. Bu da insan beynine daha yakın bir mantıktır.

Bulanık mantık, keskin değerler yerine olayların derecesine göre çalışır. Klasik mantıktaki keskin değerlerle matematiksel modeli bilinen sistemler iyi denetlenebilir. Ancak, endüstride, tam olarak modellenemeyen sistemleri klasik mantıkla denetlemek iyi sonuçlar vermeyebilir. Böyle sistemler için en uygun yöntem bulanık mantıktır. Çünkü bulanık mantık sistemin modeline ihtiyaç duymaz. Bulanık mantık daha çok o sistemi kullanan insanın deneyimine dayanır. Sistemin davranışını iyi bilen, uzman bir insan o sistemle ilgili daha çok ve daha iyi önermeler yazabilecektir. Bu önermeler EĞER-O HALDE (IF-THEN) şeklinde yazılır. Bulanık mantık da zaten bu önermeleri kullanır.

Bulanık mantığın genel özellikleri Zadeh tarafından şu şekilde ifade edilmiştir;

1. Bulanık mantıkta, kesin değerlere dayanan düşünme yerine, yaklaşık düşünme kullanılır.
2. Bulanık mantıkta her şey $[0,1]$ aralığında belirli bir derece ile gösterilir.
3. Bulanık mantıkta bilgi büyük, küçük, çok az gibi dilsel ifadeler şeklindedir.
4. Bulanık çıkarım işlemi dilsel ifadeler arasında tanımlanan kurallar ile yapılır.
5. Her mantıksal işlem bulanık olarak ifade edilebilir.

6. Bulanık mantık matematiksel modeli zor elde edilen sistemler için çok uygundur (Elmas 2003).

Son yıllarda bulanık mantığın kullanımı oldukça yaygın hale gelmiştir. 1980'den sonra bulanık elektrikli süpürgeler, çamaşır makineleri, asansörler, metro ve şirket işletimi gibi konularda kullanılmasında patlama olmuştur. Birçok mühendislik dallarında, veri tabanlarının sözelleştirilmesinde, tele sekreterlerin cevaplamasında ve bir çok konularda bulanık mantık, bütün dünyada kullanılır hale gelmiştir. Özellikle değişik bilim ve mühendislik konularını yayınlayan uluslararası dergilere girildiğinde hemen her mühendislik konusunda ve teknolojik çalışmalarda artık bulanık sistem denetimlerinin ve hesaplamalarının yaygınlaştığı görülmektedir (Şen 2001).

4.2. Bulanık Küme Teorisi


Klasik küme, kümenin içinde olan elemanlar ya da dışında olan elemanlar olarak evreni ikiye böler. Bu olay şu şekilde açıklanabilir : Küme içindeki elemanlar 1, küme dışındaki elemanlar 0 ile gösterilir. Klasik kümede sadece bu iki değer mümkündür.

Bulanık kümelerin üyelik dereceleri vardır ve üyelik derecesi $[0,1]$ aralığındaki herhangi bir değer (0 ve 1 dahil) olabilir. Örneğin, 'geniş evler' bulanık kümesinde üyelik derecesi 0.8 olan bir evden bahsedebiliriz. Bu ev büyük olabilir, ancak en büyük ev değildir (Welstead 1994). Bulanık mantık, insanın günlük yaşantısında nesnelere verdiği üyelik değerlerini, dolayısıyla insan davranışını taklit eder.

Şekil 4.1'de klasik küme örneği verilmiştir. Burada, 20°C 'nin altı soğuk, $20-40^{\circ}\text{C}$ arası ise sıcaktır. Sıcaklık 19.5°C bile soğuk kabul edilir ve küme kavramının hiçbir esnekliği söz konusu değildir. Gerçek dünyada ise sınırlar bu kadar keskin değildir.


Bulanık kümede ise elemanların üyelik dereceleri $[0,1]$ aralığında sonsuz sayıda olabilir. Klasik kümelerdeki soğuk-sıcak, hızlı-yavaş, aydınlık-karanlık gibi ikili

değişkenler, bulanık mantıkta biraz soğuk, biraz sıcak, biraz karanlık gibi esnek nitelilerle yumuşatılarak gerçek dünyaya benzetilir.




Şekil 4.1. Klasik küme örneği.

Şekil 4.2’de bulanık küme örneği verilmiştir. Burada, 10-40 °C arasındaki değerler sıcak kümesinin üyesidirler. 20-40 °C arasındaki değerlerin üyelik dereceleri 1’dir. 10-20 °C arasındaki değerlerin üyelik değerleri ise değişecektir. Örneğin, 11 °C az sıcak, 15 °C biraz sıcak olarak değerlendirilecektir. 20 °C’ yi oda sıcaklığı kabul ederek, soğuk bulanık kümesi oluşturulduğunda Şekil 4.3 elde edilir.



Şekil 4.2. Bulanık küme örneği.

Şekil 4.3’de görüldüğü gibi 15 °C 0.5 üyelik derecesi ile hem sıcak hem de soğuk bulanık kümesine üyedir. 10-20 °C arasındaki değerler hem sıcak hem soğuk kümesine aittirler. Şekilde taralı olarak gösterilen bu bölge bulanık kümelerin kesişim bölgesidir ve bulanık kümelerin örtüşümü olarak adlandırılırlar (Elmas 2003).



Şekil 4.3. Bulanık kümelerde örtüşüm.

4.2.1. Bulanık kümeler üzerindeki işlemler

Bulanık kümeler üzerinde yapılan üç temel işlem, tümleyen (complement), birleşim ve kesişimdir.

4.2.1.1. Tümleyen

X evrensel kümesinde verilen bir \underline{A} bulanık kümesinin tümleyeninin üyelik fonksiyonunun matematiksel ifadesi şöyledir.

$$\mu_{\underline{A}}(x) = 1 - \mu_{\underline{A}}(x) \quad (4.1)$$


Eğer herhangi bir elemanın \underline{A} bulanık kümesindeki üyelik derecesi 0.8 ise tümleyeninin üyelik derecesi 0.2'dir. Tablo 4.1'deki Yaşlı bulanık kümesinin tümleyeni (4.2) eşitliğinde görülen kümedir.

$$\underline{\text{Yaşlı}}' = 1/5 + 1/10 + 0.9/20 + 0.8/30 + 0.6/40 + 0.4/50 + 0.2/60 \quad (4.2)$$

Tablo 4.1. Bulanık kümeler.

Yaş	Bebek	Genç	Erişkin	Yaşlı
5	0	1	0	0
10	0	1	0	0
20	0	0.8	0.8	0.1
30	0	0.5	1	0.2
40	0	0.2	1	0.4
50	0	0.1	1	0.6
60	0	0	1	0.8
70	0	0	1	1
80	0	0	1	1

Yaşlı bulanık kümesinin tümleyeninin Genç bulanık kümesine eşit olmadığı görülmektedir. Şekil 4.4'de \underline{A} bulanık kümesi ve tümleyeni \underline{A}' bulanık kümesinin üyelik fonksiyonları ile gösterimi görülmektedir.




Şekil 4.4. Bulanık kümelerde tümleme işlemi.

4.2.1.2. Bulanık birleşme

X evrensel kümesi üzerinde tanımlanan \underline{A} ve \underline{B} bulanık kümeleri verilsin, \underline{A} ve \underline{B} bulanık kümelerinin birleşimi $\underline{A} \cup \underline{B}$ olarak gösterilir. Aynı zamanda $\underline{A} \cup \underline{B}$ kümesi X evrensel kümesinin bir bulanık alt kümesidir. Bu kümenin üyelik fonksiyonu biçimindeki üyelik ifadesi şöyledir;

$$\mu_{\underline{A} \cup \underline{B}}(x) = \text{MAX}(\mu_{\underline{A}}(x), \mu_{\underline{B}}(x)) \quad x \in X \quad (4.3)$$



Şekil 4.5. Bulanık kümelerde birleşme işlemi.

$\underline{A} \cup \underline{B}$ kümesinin, herhangi bir $x \in X$ için elemanlarının üyelik derecesi, \underline{A} ve \underline{B} kümelerinden üyelik derecesi büyük olana eşittir. Bu tanımlamadan da anlaşılacağı gibi \underline{A} ve \underline{B} kümelerinin her biri $\underline{A} \cup \underline{B}$ kümesinin alt kümesidir. Şekil 4.5'de \underline{A} ve \underline{B} olarak tanımlanan iki bulanık kümenin birleşimi görülmektedir (Elmas 2003).

Genç ve Yaşlı bulanık kümelerinin birleşim kümesi şu şekildedir:

$$\underline{\text{Genç}} \cup \underline{\text{Yaşlı}} = 1/5 + 1/10 + 0.8/20 + 0.5/30 + 0.4/40 + 0.6/50 + 0.8/60 + 1/70 + 1/80 \quad (4.4)$$


4.2.1.3. Bulanık kesişme

X evrensel kümesi üzerinde tanımlanan \underline{A} ve \underline{B} bulanık kümeleri verilsin, \underline{A} ve \underline{B} kümelerinin kesişimi $\underline{A} \cap \underline{B}$ olarak gösterilir. Aynı zamanda, $\underline{A} \cap \underline{B}$ kümesi X

evrensel kümesinin bir bulanık alt kümesidir. Bu kümenin üyelik fonksiyonu biçimindeki matematiksel ifade şöyledir:

$$\mu_{\underline{A} \cap \underline{B}}(x) = \text{MIN}(\mu_{\underline{A}}(x), \mu_{\underline{B}}(x)) \quad x \in X \quad (4.5)$$

$\underline{A} \cap \underline{B}$ bulanık kümesinin, herhangi bir $x \in X$ için elemanların üyelik dereceleri \underline{A} ve \underline{B} bulanık kümelerinden üyelik derecesi küçük olana eşittir. Bu tanımlamadan anlaşılacağı gibi $\underline{A} \cap \underline{B}$ kümesi, \underline{A} ve \underline{B} bulanık kümelerinin her birinin alt kümesidir. Şekil 4.6'da \underline{A} ve \underline{B} olarak tanımlanan iki bulanık kümenin kesişimi görülmektedir.



Şekil 4.6. Bulanık kümelerde kesişme.

Genç ve Yaşlı bulanık kümelerinin birleşim kümesi şu şekildedir:

$$\underline{\text{Genç}} \cap \underline{\text{Yaşlı}} = 0.1/20 + 0.2/30 + 0.2/40 + 0.1/50 \quad (4.6)$$

4.2.2. Bulanık kümelerin özellikleri

Bulanık kümelerin özellikleri aşağıdaki gibi sıralanabilir (Elmas 2003).

1. Birleşme Özelliği

$$\underline{A} \cup (\underline{B} \cap \underline{C}) = (\underline{A} \cup \underline{B}) \cap \underline{C}$$

$$\underline{A} \cap (\underline{B} \cup \underline{C}) = (\underline{A} \cap \underline{B}) \cup \underline{C}$$

2. Dağılıma Özelliği

$$\underline{A} \cup (\underline{B} \cap \underline{C}) = (\underline{A} \cup \underline{B}) \cap (\underline{A} \cup \underline{C})$$

$$\underline{A} \cap (\underline{B} \cup \underline{C}) = (\underline{A} \cap \underline{B}) \cup (\underline{A} \cap \underline{C})$$

3. Eşitlik Özelliği

$$\underline{A} \cup \underline{A} = \underline{A}$$

$$\underline{A} \cap \underline{A} = \underline{A}$$

4. Özdeşlik Özelliği

$$\underline{A} \cup \phi = \underline{A} \quad \underline{A} \cap \phi = \phi$$

$$\underline{A} \cap X = \underline{A} \quad \underline{A} \cup X = X$$

5. Geçişlilik Özelliği

$$\underline{A} \subseteq \underline{B} \subseteq \underline{C} \text{ ise O HALDE } \underline{A} \subseteq \underline{C}$$

6. Değilin deęili özellięi


$$\overline{\underline{A}} = \underline{A}$$

7. Deęişme Özellięi

$$\underline{A} \cup \underline{B} = \underline{B} \cup \underline{A}$$

$$\underline{A} \cap \underline{B} = \underline{B} \cap \underline{A}$$

$$8. \underline{A} \cup \underline{A}' \neq X \quad \underline{A} \cap \underline{A}' \neq \phi$$



Şekil 4.7. a). \underline{A} ve \underline{A}' bulanık kümelerinin üyelik fonksiyonu derecesinin $[0,1]$ aralığındaki eğrisi. b). $\underline{A} \cup \underline{A}' \neq X$ matematiksel ifadesinin $[0,1]$ aralığındaki eğrisi. c). $\underline{A} \cap \underline{A}' \neq \emptyset$ matematiksel ifadesinin $[0,1]$ aralığındaki eğrisi.

4.3. Üyelik Fonksiyonları

Evrendeki her eleman sıfır bile olsa herhangi bir derecede bir bulanık kümenin üyesidir. Bulanık kümelerde, elemanlar belli bir derecede üyeliğe sahiptirler. Bulanık kümelerde keskin kümelerdekine aksine üyelikten üye olmamaya aniden değil kademeli olarak geçiş yapılır. Üyelikleri sıfırdan farklı olan elemanlar kümesine bulanık kümenin dayanağı denir. Evrendeki her x elemanına bir değer veren fonksiyona, üyelik fonksiyonu $\mu(x)$ denir.

Üyelik fonksiyonlarının belirlenmesinde iki yöntem söz konusudur.

a. Sayısal tanımlama

Bu durumda, bir bulanık kümenin üyelik fonksiyonunun değeri, boyutu ayırıklaştırma derecesine bağlı sayılardan oluşan bir vektör olarak temsil edilir.

$$\mu_f(u) = \sum_{i=1}^n \frac{a_i}{u_i} \quad (4.7)$$

Örneğin burada, $a = (0.34, 0.71, 1.00, 0.71, 0.34)$ olabilir.

b. Fonksiyonel tanımlama

Burada üyelik fonksiyonları bir fonksiyonla tanımlanır. Çan eğrisi, üçgen, yamuk gibi fonksiyonlar olabilir. Bu fonksiyonlar bulanık mantık denetiminde kullanılabilir. Çünkü bu fonksiyonların normalizasyonu ve değişimlere uyarlanabilme aritmetiği daha kolaydır (Başbuğ 1995). Şekil 4.8'de bu fonksiyonlar görülmektedir. Örneğin; Çan eğrisi için üyelik fonksiyonu;

$$\mu_f(x) = \exp\left[\frac{-(x - u_f)^2}{2\sigma_f^2}\right] \quad (4.8)$$

Burada σ_f = standart sapma


u_f = ortalama değerdir.

Pratikte üyelik fonksiyonları denetlenecek sistemin durumuna göre uygulayıcı tarafından yamuk, üçgen, çan eğrisi gibi çok değişik şekillerde seçilebilir. Üyelik fonksiyonları genelde küçük, orta, büyük olarak 3; küçük, orta küçük, orta, orta büyük, büyük olarak 5; veya çok küçük, küçük, az küçük, sıfır, az büyük, büyük, çok büyük olarak 7 etiketle tek sayı olarak tanımlanmaktadır. Şekil 4.9'da 7 etiketli üçgen üyelik fonksiyonları verilmiştir. Bu örnekte ölçeklendirme katsayısı 1/4 şeklinde alınmıştır. Bu değer 1/4, 1/8 gibi denetim stratejisine uygun herhangi bir değer olabilir.

Sonuç olarak bir bulanık küme, o kümenin elemanları ve elemanların üyelik dereceleri ile oluşturulabilir. \underline{A} bir bulanık küme olmak üzere (4.9) numaralı eşitlikteki gibi tanımlanabilir;

$$\underline{A} = \{u/\mu_A(u) \mid u \in U\} \quad (4.9)$$

Burada u , A kümesinin bir elemanı, $\mu_A(u)$ üyelik fonksiyonu, U ise A kümesinin tanımlandığı evrendir.




Şekil 4.8. Bazı üyelik fonksiyonları.

Üyelik fonksiyonu bir kümenin elemanlarının o kümeye hangi üyelik derecesi ile ait olduğunu gösteren ve $[0,1]$ arasında değer alabilen bir fonksiyon olduğuna göre (4.10) eşitliğindeki gibi tanımlanabilir;

$$\mu_A(u) : U \rightarrow [0,1]; \mu_A(u) \in [0,1] \quad (4.10)$$

Burada A bulanık küme, U ise A kümesinin üzerinde tanımlandığı evren, $\mu_A(u)$ ise üyelik fonksiyonudur (Elmas 2003).




Şekil 4.9. Yedi ayrı etiketli üyelik fonksiyonları ve örnek ölçeklendirme katsayısı.

4.3.1. Üyelik fonksiyonlarının kısımları

Şekil 4.10'da yamuk şeklindeki bir üyelik fonksiyonunun kısımları görülmektedir. Bu şekilden de anlaşılacağı gibi verilen bir bulanık alt kümede bir değil, birden fazla elemanın üyelik derecesi 1'e eşit alınabilir. Bu durumda, 1 üyelik derecesine sahip elemanların tam anlamı ile, hiçbir şüpheye düşmeksizin, sadece o alt kümeye ait olduğu sonucuna varılır. Böyle üyelik derecesine sahip olan elemanlar alt kümenin orta kısmında toplanmıştır. Üyelik dereceleri 1'e eşit olan elemanların toplandığı alt küme kısmına, o alt kümenin özü (core) denir. Burada $\mu(x) = 1$ 'dir. Üçgen şeklindeki üyelik fonksiyonunda sadece bir elemanın üyelik derecesi 1'e eşit olduğu için, üçgen üyelik fonksiyonlarının özü bir nokta olarak karşımıza çıkar.

Bunun aksine bir alt kümenin tüm elemanlarını içeren aralığa o alt kümenin dayanağı (support) adı verilir. Dayanakta bulunan her elemanın az veya çok değerinde (0 ile 1 arasında) üyelik dereceleri vardır. Bunun matematiksel gösterilişi $\mu(x) > 0$ şeklindedir. Aslında bu elemanlar topluluğu önceki kısımda belirtilen aralığa karşı gelir.




Şekil 4.10. Üyelik fonksiyonunun kısımları.

Üyelik dereceleri 1'e veya 0'a eşit olmayan elemanların oluşturduğu kısımlara üyelik fonksiyonlarının sınırları (boundary) veya geçiş bölgeleri denir. Bunun matematiksel karşılığı $0 < \mu(x) < 1$ şeklindedir. Bunlar alt kümenin kısmi elemanlarıdır. Aslında

bir alt kümeye bulanıklık özelliğinin takılması bu geçiş yerlerinin bulunması sonucundadır. Genel olarak, tüm üyelik fonksiyonlarında biri sağda biri solda olmak üzere iki geçiş bölgesi vardır.

Yukarıda şekil olarak açıklanan bu üç özelliğe ek olarak üyelik fonksiyonunu sahip olması gereken iki özellik daha bulunmaktadır. Bunlardan birincisi, bulanık kümenin normal olduğunu tespit etmemize yarayan bir kavramdır. Buna göre normal bulanık kümede, en azından üyelik derecesi 1'e eşit olan bir tane eleman bulunmalıdır. Şekil 4.11'de normal ve normal olmayan bulanık kümeler görülmektedir.




Şekil 4.11. Bulanık kümeler. a). Normal, b). Normal olmayan.

İkinci özellik ise bulanık kümenin dış bükey (konveks) olmasıdır. Dış bükey olan bulanık kümelerde üyelik fonksiyonu kümenin dayanağı üzerinde, ya sürekli artar veya sürekli azalır veya üçgen üyelik fonksiyonunda olduğu gibi önce sürekli olarak üyelik derecesi bir elemanda 1'e eşit oluncaya kadar artar ondan sonraki dayanağa düşen elemanlar için sürekli azalır. Bunun aksi durumlar da söz konusudur. Ancak, onlar bulanık kümelere üyelik fonksiyonu olamaz. Şekil 4.12'de dış bükey olan ve olmayan bulanık alt kümelere bazı örnekler gösterilmektedir.

Dış bükeyin matematiksel olarak tanımlanmasında, aynı bulanık alt kümeye düşen x, y ve z gibi üç tane eleman düşünülürse ve bunlar arasında değerce büyüklük olarak $x < y < z$ gibi bir sıra bulunuyor ise, bunlardan ortadakinin üyelik fonksiyonu önceki ve sonrakine göre

$$\mu(y) \geq \text{MIN}[\mu(x), \mu(z)] \quad (4.11)$$

şeklindedir ve bu bağıntı daima geçerli olmalıdır. Burada MIN en küçüğü anlamındadır. Yani y'nin üyelik derecesi, x ve z'nin üyelik derecelerinin en küçüğünden daha büyüktür. İşte bu durumda o kümeye dış bükey bulanık küme adı verilir (Şen 2001).




Şekil 4.12. Bulanık kümeler. a) Dış bükey, b) Dış bükey olmayan.

Yukarıda açıklananlardan da anlaşılacağı gibi yüksekliği 1'e eşit olmayan bulanık kümeler normal değildirler ve herhangi bir bulanık küme ve bulanık mantık çalışmasında kullanılamazlar.

4.4. Bulanık Mantık Denetleyici

Karmaşık sistemlerin modellenmesi çok zor bir işdir. Karmaşık bir sistemde, hatalı modeller kararsız sistemlere ya da kararsız sistem performansına yol açabilir. Bulanık mantık denetleme, modellenmesi zor olan sistemler için etkili alternatif bir yaklaşımdır. Bulanık mantık denetleyiciler, denetim algoritmasını oluşturmak için insanın karar verme işleminin nitel durumunu kullanır (Kelkar 1997). Burada, bulanık mantık denetleyicisinin genel yapısı incelenecektir. Şekil 4.13'de bulanık mantık denetleyicinin blok diyagramı görülmektedir. Buradaki temel bloklar bulandırıcı ve durulayıcı bloklardır.



Şekil 4.13. Bulanık mantık denetleyicisinin genel yapısı.

4.4.1. Bulandırıcı arabirimi

Bulandırma, sistemden alınan denetim giriş bilgilerini dilsel niteleyiciler olan sembolik değerlere dönüştürme işlemidir. Üyelik fonksiyonundan faydalanılarak giriş bilgilerinin ait olduğu bulanık kümeyi/kümeleri ve üyelik derecesini tespit edip, girilen sayısal değere küçük, en küçük, gibi dilsel değişken değerler atar. Sistemin verimli çalışmasını sağlamak amacıyla değişik şekillerde (üçgen, yamuk, çan eğrisi,..vb) bulanık seçilebilir (Elmas 2003).

Özetleyecek olursak bulandırıcı arabirimi şu fonksiyonları sağlar (Başbuğ 1995);

1. Giriş değişkenlerinin ölçüsünü belirlemek,
2. Sözü edilen uzaya karşı gelen giriş değişkenlerinin oranını dönüştüren performans ölçeklemesi yapmak,
3. Bulandırıcının fonksiyonları bulanık kümelerin etiketleri olarak görülebilecek uygun dilsel değişkenlere, giriş verilerini dönüştürmeyi sağlamak.

4.4.2. Bilgi tabanı

Bilgi tabanı, karar verme biriminin kural tabanının da kullandığı bilgileri aldığı veri tabanı (data base) ve denetim amaçlarına uygun dilsel denetim kurallarının bulunduğu kural tabanı (rule base) olmak üzere iki kısma ayrılabilir.

4.4.2.1. Veri tabanı

Bulanık mantık denetleyicide bulunan veri manipülasyonlarını ve tanımlanmış dilsel denetim kurallarını kullanarak gerekli tanımlamaları sağlar (Başbuğ 1995). Denetimi yapılan sistemle ilgili, bulandırma, bulanık çıkarım, durulama işlemleri sırasında gerek duyulan üyelik fonksiyonu ve kural tablosu bilgileri veri tabanından kullanıma sunulmaktadır (Elmas 2003).

4.4.2.2. Kural tabanı

Kural tabanı, denetim amaçlarını karakterize eder. Denetim topluluğu, dilsel denetim kurallarının bir kümesi aracılığı ile bilinir.

Bulanık bir sistem, uzman bilgisine dayanan dilsel deyimlerin oluşturduğu bir küme ile karakterize edilebilir. Uzman bilgisi (expert knowledge), bulanık mantıkta bulanık koşul deyimleri ile kolayca gerçekleştirilebilen genellikle 'EĞER-O HALDE' kuralları formundadır. Bulanık denetim kuralları, bulanık mantık denetleyicisinin kural kümesi veya kural tabanlı bulanık koşul deyimleri olarak tanımlanabilir (Başbuğ 1995).

Temel olarak, dilsel denetleyici EĞER-O HALDE şeklindeki kurallara sahiptir, ancak bu kurallar farklı şekillerde gösterilebilir. Bir çok sistemde, kurallar şu şekilde verilir:

1. Eğer (hata) Neg ve (hatanın değişimi) Neg O halde (çıkış) NB
2. Eğer (hata) Neg ve (hatanın değişimi) Sıfır O halde (çıkış) NO
3. Eğer (hata) Neg ve (hatanın değişimi) Poz O halde (çıkış) SIFIR

4. Eğer (hata) Sıfır ve (hatanın değişimi) Neg O halde (çıkış) NO
5. Eğer (hata) Sıfır ve (hatanın değişimi) Sıfır O halde (çıkış) SIFIR
6. Eğer (hata) Sıfır ve (hatanın değişimi) Poz O halde (çıkış) PO
7. Eğer (hata) Poz ve (hatanın değişimi) Neg O halde (çıkış) SIFIR
8. Eğer (hata) Poz ve (hatanın değişimi) Sıfır O halde (çıkış) PO
9. Eğer (hata) Poz ve (hatanın değişimi) Poz O halde (çıkış) PB

Sıfır, Neg (Negatif), Poz (Pozitif), NB (Negatif Büyük), NO (Negatif Orta), PO (Pozitif Orta) ve PB (Pozitif Büyük) bulanık kümenin etiketleridir. Aynı kural seti ilişkisel yapıda ve daha sıkıştırılmış olarak şu şekilde gösterilebilir;

Hata	Hatanın Değişimi	Çıkış
Neg	Pos	SIFIR
Neg	Sıfır	NO
Neg	Neg	NB
Sıfır	Poz	PO
Sıfır	Sıfır	SIFIR
Sıfır	Neg	NO
Poz	Poz	PB
Poz	Sıfır	PO
Poz	Neg	SIFIR

Yukarıda en üstteki satırda değişkenlerin isimleri verilmiştir. İlk iki kolonun giriş değişkeni son kolonun da çıkış değişkeni olduğu kolayca anlaşılmaktadır. Her satır bir kuralı göstermektedir. Bu yapı, kural tabanını hızlı bir şekilde gözden geçirmek isteyen deneyimli bir kullanıcı için daha uygundur. Üçüncü yapı ise tablo şeklindedir.

Tablo.4.2. Kuralların tablo halinde yazılması.

		Hatanın değişimi		
		Neg	Sıfır	Poz
Hata	Neg	NB	NO	SIFIR
	Sıfır	NO	SIFIR	PO
	Poz	SIFIR	PO	PB

Bu yapı daha da sıkıştırılmış şekildedir. Giriş değişkenleri eksenlerde ve çıkış değişkenleri ise tablonun içinde verilmiştir. Tablonun boş bir hücrenin olması

durumunda bu, bir kuralın eksik olduğunun göstergesidir ve bu yapı tamamlılığını kontrol etmek için kullanışlıdır. Giriş değişkenleri burada olduğu gibi, hata ve hatanın değişimi ise bu yapıya dilsel aşama düzlemi (linguistic phase plane) denir. İki'den daha fazla giriş değişkeni ($n > 2$) gerektiren durumlarda, tablo n boyutlu diziyeye kadar büyür ve bu da kullanıcı için zor bir durumdur (Jantzen 1998).

4.4.3. Karar verme mantığı

Bu blok bulanık mantık denetleyicinin çekirdeğidir. Bulanık mantıktaki çıkarım kurallarını ve bulanık gerçeklemeyi kullanarak denetim etkisini elde etme ve ayrıca bulanık mantıktaki insanın karar vermesine benzer simülasyonları yapma özelliğine sahip olan bir bloktur (Başbuğ 1995). Burada birçok bulanık gerçekleştirme yapılır. Yani insan beyninin bir benzetimi yapılmaya çalışılmaktadır.

Bulanık mantık denetleyici içindeki bu benzetim bulanık içerme, bileşke kural çıkarımları ve cümle bağlayıcıları ile ilgilidir. Genel olarak bir bulanık denetim kuralı bir bulanık ilişkidir ve bulanık içerme ile açıklanır. Bulanık mantıkta bulanık içermeyi tanımlamanın bir çok yolu vardır ve bulanık mantık denetleyici içinde hangi tipin kullanılacağı daha çok sezgisel olarak belirlenir (Elmas 2003).

4.4.4. Durulayıcı arabirimi

Bulanık çıkarım sonucu bulanık bir kümedir. Bu sonucun sisteme tekrar uygulanması için giriş değeri gibi sayısal değere dönüştürülmesi gerekir. Bu işlem durulama olarak adlandırılır. Durulama birimi karar verme biriminden gelen bulanık bir bilgiden bulanık olmayan ve uygulamada kullanılacak gerçek değerlerin elde edilmesini sağlar (Elmas 2003). Durulayıcı arabiriminde şu iki görev yerine getirilir;

1. Ölçekleme: Söz konusu evrene karşı gelen çıkış değişkenlerinin değer aralıklarını dönüştürerek ölçekleme yapmak.

2. Durulama: Bulanık denetim etkisinden çıkarılmış olan ve bulanık olmayan denetim etkisini üretmek (Başbuğ 1995).

Durulama işleminde değişik yöntemler kullanılmaktadır. Önce her kural için üyelik derecelerinden oluşan değer ve sonuç kural tespit edilir. Daha sonra, en uygun yöntem seçilerek durulama yapılır. En çok kullanılan yöntemler şu şekilde sıralanabilir;


1. Maksimum üyelik yöntemi,
2. Ağırlık merkezi yöntemi,
3. Mean-Max üyelik yöntemi.

4.4.4.1. Maksimum üyelik yöntemi

Yükseklik yöntemi olarak da adlandırılmaktadır. Bütün üyelik dereceleri içinde en büyük olana eşittir ve aşağıdaki gibi ifade edilir.

$$\mu_{\underline{C}}(z^*) \geq \mu_{\underline{C}}(z) \quad z \in Z \quad (4.12)$$

z^* çıkış değerinin elde edilişi Şekil 4.14'de görülmektedir.




Şekil 4.14. Maksimum üyelik yöntemi.

Burada, \underline{C} çıkış üyelik fonksiyonlarının birleşimini, z üyelik değerlerini ifade eder.

4.4.4.2. Ağırlık merkezi yöntemi

Ağırlık merkezi veya alan merkezi olarak da bilinen bu yöntem en yaygın kullanılan durulama yöntemidir. (4.13) numaralı formülle ifade edilir.


$$z^* = \frac{\int \mu_{\underline{c}}(z).zdz}{\int \mu_{\underline{c}}(z)dz} \quad (4.13)$$



Şekil 4.15. Ağırlık merkezi yöntemi.

z^* değerinin elde edilişi Şekil 4.15’de görülmektedir.

4.4.4.3. Mean-Max üyelik yöntemi



Şekil 4.16. Mean-Max üyelik yöntemi.

Maksimum üyelik fonksiyonu yöntemiyle ilişkilidir. Bu fonksiyon maksimum üyelik derecesi tek bir nokta olmayıp, düz olabilen sistemler içinde kullanılabilir. Şu şekilde ifade edilir;

$$z^* = \frac{a+b}{2} \quad (4.15)$$

z^* değerinin elde edilişi Şekil 4.16'da görülmektedir (Elmas 2003).

4.5. Bulanık Mantık Denetleyicilerin Üstünlük ve Sakıncaları

Bulanık mantık yaklaşımının klasik yaklaşımlara göre bir takım üstünlük ve sakıncaları vardır.

4.5.1. Bulanık mantık denetleyicilerin üstünlükleri

Bulanık mantığın insan düşünüş tarzına uygun olması önemli bir üstünlüktür. Bulanık mantığın bu özelliği sebebiyle denetim işlemlerinin bir çoğu dilsel niteleyicilerle yapılabilmektedir.

Bulanık mantıkta sistemin matematiksel modeline ihtiyaç duyulmadığı için matematiksel modeli iyi tanımlanmamış, zamanla değişen ve doğrusal olmayan sistemler en iyi uygulama alanlarıdır.

Bulanık mantıkta, işaretlerin bir ön işlemeye tabi tutulmaları ve geniş bir alana yayılmış değerlerin az sayıda üyelik işlevlerine indirgenmeleri, uygulamaların daha hızlı bir şekilde sonuca ulaşmasını sağlar.

4.5.2. Bulanık mantık denetleyicilerin sakıncaları

Bulanık mantık denetleyicilerin otomatik denetim sistemlerindeki deneyim ve insanın uzman bilgisini birleştiren araçları sağlamasına karşın, önemli sakıncaları vardır.

Bulanık mantık uygulamalarında mutlaka kuralların uzman deneyimlerine dayanarak tanımlanması gerekir. Üyelik fonksiyonlarını ve bulanık mantık kurallarını tanımlamak her zaman kolay değildir (Elmas 2003). Bulanık mantık denetleyiciyi ayarlama, henüz bilinen bir analitik tekniği olmayan açık bir sorundur. Bu nedenle,

ayarlama deneme yanılma yoluyla yapılmak zorundadır (Kelkar 1997). Bu da uzun zaman alabilir.

Sistemlerin kararlılık, gözlemlenebilirlik ve denetlenebilirlik analizlerinin yapılmasında ispatlanmış kesin bir yöntemin olmayışı bulanık mantığın temel sorunudur (Elmas 2003). Bulanık mantık denetim sisteminin kararlılığını sağlayabilecek model geliştirmek zordur. Bu problemin çözümlerinden biri, kararlılığı kesinleştirmek için geleneksel denetim sistemlerini bulanık sistemlerle birlikte kullanmaktır (Kelkar 1997).

Bulanık mantık yaklaşımında üyelik fonksiyonlarının değişkenleri sisteme özeldir, başka sistemlere uyarlanması çok zordur. Bunun yanı sıra en sık belirtilen dezavantajı ise üyelik fonksiyonlarının ayarlanmasının uzun zaman alması ve öğrenme yeteneği olmamasıdır (Elmas 2003).

BÖLÜM 5. KGK EVİRİCİSİNİN DENETİMİ

5.1. Giriş

Kesintisiz Güç Kaynakları (KGK) hastanelerdeki hayat destek üniteleri, ecza depoları, havayolu bilgisayarları, iletişim sistemleri gibi kesintisiz enerjiye ihtiyaç duyan bir çok sistem için kaçınılmaz bir ihtiyaç haline gelmiştir. KGK bu tür kritik sistemlere sadece kesintisiz enerji değil aynı zamanda sabit genlik ve frekanslı temiz sinüsoidal bir enerji sağlar. Bu da gelişen teknolojiyle birlikte sayısı giderek artan hassas elektronik cihazların sağlıklı çalışması için oldukça önemli bir konudur. Aksi halde bu cihazlar ciddi boyutlarda hasar görebilir ve maddi kayıplara yol açabilir. Bunun gibi istenmeyen durumların ortaya çıkmaması için KGK'lara olan talep her geçen gün artmaktadır. Bu nedenle de KGK'ların güvenilirliği çok önemlidir.

KGK sistemlerinin birçok uygulamasında 50-400 Hz bir frekans aralığında sinüsoidal bir çıkışa ihtiyaç duyulur. KGK sisteminin temel mekanizması bataryadaki DA gerilimi, LC filtre bloklarıyla sinüsoidal AA çıkışa çevirmektir (Jung and Tzou 1994).

Gerilim regülasyonu, Toplam Harmonik Distorsiyonu (THD), çıkış empedansı ve doğrusal olmayan yüklerde çalışması gibi özellikler böyle sistemlerin önemli performans kriterleridir. Sistemin bütün performansını etkileyen en önemli faktörler, güç çevirici topolojisi (power converter topology) ve kullanılan modülasyon stratejisidir.

Böyle çeviricileri gerçekleştirmenin en yaygın yaklaşımı LC çıkış filtreli, gerilim kaynaklı doğru akım (DA) link eviricilerin kullanımınıdır. Tek fazlı KGK sistemlerinde tek fazlı yarım köprü ve tam köprü evirici topolojileri kullanılır.


Bu bölümde, KGK eviricisinin denetiminde kullanılan denetim yöntem ve şemalarına yer verilecektir. Bu çalışmada KGK eviricisinin denetiminde öncelikle iki çevrimli akım tabanlı denetim yöntemi kullanılmıştır. Daha sonra iki çevrimli akım

tabanlı denetim yöntemi modern denetim yöntemlerinden bulanık mantık ve kazanç ayarlama (gain scheduling) yöntemleri kullanılarak geliştirilmiştir. Burada, İki Çevrimli Akım Tabanlı Denetim Yöntemindeki gerilim çevriminin PI katsayıları Bulanık Mantık Denetleyici (BMD) tarafından ayarlanmaktadır. Ardından yine İki Çevrimli Akım Tabanlı Denetim Yöntemindeki gerilim çevriminin geri besleme kazancının BMD tarafından ayarlandığı bir denetim şeması önerilmiştir. Bu bölümde, bu yöntemler sırasıyla detaylı olarak açıklanacaktır.

5.2. Tek Fazlı Darbe Genişlik Modülasyonu (DGM) Evirici

Çevrimiçi (on-line) KGK sisteminde, enerji kesilmesi durumunda güç eviriciye bataryadan sağlanır. Şebeke enerjisinin tekrar sağlanması durumunda ise bataryayı tekrar şarj etmek ve eviriciyi beslemek için enerji doğrultucu üzerinden sağlanır. Evirici, istenilen çıkış karakteristiklerini gerçekleştirmek için geri besleme denetimi altında Darbe Genişlik Modülasyonu (DGM) stratejisi ile çalışmaktadır (Byun et al 1997).

Tek-Fazlı, LC çıkış filtresi olan KGK eviricisi Şekil 5.1’de görülmektedir. Bu sistem, köprü eviricisi, LC filtresi ve yükü denetlenecek sistem olarak kabul edilen DGM eviricidir. R_c , kondansatörün eşdeğer seri direnci (Equivalent Series Resistor, ESR) ve R_L ise bobinin ESR’sidir. Evirici, her tür yük altında kondansatör üzerinde sinüsoidal çıkış gerilimi üretilecek şekilde denetlenmelidir.




Şekil 5.1. Tek – Fazlı köprü DGM evirici.

Eviricinin en önemli rolü çıkış gerilimini şebekedeki veya yüklerdeki değişimlere rağmen sabit gerilim ve frekansa regüle etmektir (Kim et al 1996).

LC filtre boyutunu ve anahtarlama frekansının seçiminde genellikle, çıkış gücü ve çıkış bozulma (distorsiyon) özellikleri temel alınır. KGK sisteminin en önemli performans kriteri, çıkış geriliminin regülasyon kalitesidir.

Tek fazlı DGM eviricinin modeli Şekil 5.2’de görülmektedir. Bu model evirici anahtarlama elemanları (IGBT’ler) ideal kabul edilerek elde edilmiştir (Tzou et al 1993).




Şekil 5.2. Tek – Fazlı DGM evirici modelinin blok diyagramı.

Burada,

- L : Evirici filtre bobini
- R_L : Bobinin ESR’si
- C : Evirici filtre kondansatörü
- R_C : Kondansatörün ESR’si
- R_y : Yük direnci
- i_L : Bobin akımı
- $I_{yük}$: Yük akımı
- i_c : Kondansatör akımıdır.

5.3. İki Çevrimli Akım Tabanlı Denetim Yöntemi


Bu yöntemin blok şeması Şekil 5.3’de görülmektedir. Şekilden de anlaşılacağı gibi bu yöntemde akım ve gerilim olmak üzere iki çevrim bulunmaktadır. Bu iki çevrimden iç çevrimdeki akım denetim çevrimi, dış çevrim gerilim denetim çevrimidir. Filtre bobininin iç akım denetim çevriminin içinde saklı olması önemli bir konudur. Bu durum, dış gerilim denetim çevriminin tasarımını basitleştirir ve KKGK performansını daha iyi dinamikler, ölü zaman etkileri ve DA bara salınımlarını iyileştirmede kullanılan ileri yönde besleme gibi birçok açıdan geliştirir. Akım ve gerilim çevrimindeki geri besleme birim geri beslemedir. Yani, K_1 ve K_2 1’e eşittir.



Şekil 5.3. İki çevrimli akım tabanlı denetim yönteminin blok şeması.

Bu yöntemde, dış gerilim denetim çevrimi akım denetleyicisinin (PI2) referans değerini belirler. Bu çevrimde evirici çıkış gerilim (V_o) okunur ve referans sinüsoidal gerilim ile karşılaştırılır. Elde edilen gerilim hatası PI1 gerilim denetleyicisinde değerlendirilerek akım çevriminin referans değeri üretilir. İç çevrimde okunan bobin akımı PI1’in ürettiği referans akım değeri ile karşılaştırılarak akım hatası elde edilir ve PI2 akım denetleyicisinde işlenir. Elde edilen denetim sinyali MOD (modülatör) bloğunda 20 KHz’lik üçgen dalga ile karşılaştırılarak darbe genişlik modülasyonlu (DGM) sinyalin üretilmesini sağlar. DGM ile eviricinin anahtarlama elemanlarının açık/kapalı olma süreleri belirlenir ve evirici çıkışında sinüsoidal DGM (SDGM) elde edilir. SDGM, LC filtre ile filtrelenerek çıkışta istenilen genlik ve frekansta temiz bir sinüsoidal çıkış gerilimi sağlanır.

Denetimlerde kullanılan sayısal PI denetleyicinin blok şeması Şekil 5.4'de görülmektedir. Burada, e , referans sinüsoidal gerilim ile geri besleme gerilimi arasındaki fark, yani gerilim hata sinyalidir. K_p ve K_i sırasıyla P (oransal) ve I (integral) kazançlarıdır. u , PI denetleyici çıkışını ifade etmektedir. (5.1) numaralı eşitlikte gerilim hatasının hesaplanması, (5.2) numaralı eşitlikte sayısal denetleyici çıkışı verilmiştir.



Şekil 5.4. Sayısal PI denetleyicinin blok şeması.

$$e = V_{ref} - V_o \quad (5.1)$$

Burada,

- e : gerilim hatası
- V_{ref} : referans sinüsoidal gerilim
- V_o : çıkış gerilimi

$$u(z) = K_p e(z) + \frac{K_i}{1 - z^{-1}} e(z) \quad (5.2)$$

Burada,


- u : denetleyici çıkışı
- K_p : oransal kazanç
- K_i : integral kazanç

5.4. KGK Eviricisinin Bulanık Mantık Denetleyici ile Denetimi

BMD'nin en önemli özelliği uzman deneyim ve bilgisine dayanan dilsel denetim stratejisini otomatik denetim stratejisine dönüştürmek için sistematik yaklaşım sağlamasıdır (Raviraj and Sen 1997).

Burada, iki çevrimli akım tabanlı denetim yöntemi ile bulanık mantık denetleyici (BMD) birlikte kullanılarak iki yeni denetim şeması önerilmiştir. İlk şemada, İki Çevrimli Akım Tabanlı Denetim Yöntemindeki gerilim çevriminin PI denetleyici katsayıları BMD ile hesaplanmaktadır. Burada, kazanç ayarlama (gain scheduling)'dan yararlanılmıştır. İkinci olarak, gerilim geri besleme kazancının (K_2) BMD ile ayarlandığı ve merkezinde iki çevrimli akım tabanlı denetim yönteminin bulunduğu bir denetim şeması önerilmiştir.

5.4.1. Bulanık kazanç ayarlı PI denetleyici



Şekil 5.5. Bulanık kazanç ayarlı denetim yönteminin blok şeması.

Şekil 5.5'de gerilim denetleyicisinin parametrelerinin bulanık kazanç ayarlama (fuzzy gain scheduling) kullanılarak belirlendiği İki Çevrimli Akım Tabanlı Denetim Yönteminin blok şeması görülmektedir. Bu denetim şemasındaki en büyük farklılık

PI1 denetleyici bloğunun PI kazançlarının bulanık mantık denetleyici kullanılarak belirlenmesidir. Bu da ani yük girişlerinde gerilim denetleyicisinin PI katsayılarını değiştirerek sistemin dinamik davranışını geliştirir.


Şekil 5.5’de, çıkış gerilimi, V_{ref} sinüsoidal referans gerilimiyle karşılaştırılır ve elde edilen gerilim hatası, e ve bu hatanın değişimi, de bulanık kazanç ayarlama bloğuna uygulanır. Bu blokta, bulanık mantık denetleyici PI1 denetleyici bloğunun K_p ve K_i kazançları BMD tarafından belirlenir ve PI1 denetleyici bloğuna aktarılır. Bulanık kazanç ayarlama bloğuna gelen hata ve hatanın değişimine bağlı olarak K_p ve K_i kazançları da değişir.

5.4.1.1. Kazanç ayarlama

Birçok durumda, sistemin dinamiklerinin çalışma koşullarıyla birlikte nasıl değişeceği bilinir. Dinamiklerdeki değişimin kaynağı, bilinen doğrusal olmayan durumlar olabilir. Bu durumda, denetleyicinin parametrelerini sistemin çalışma koşullarına göre değiştirmek mümkündür. Bu fikre kazanç ayarlama (gain scheduling) denir. Kazanç ayarlamanın gerçekleşmesi bilgisayar denetimli sistemlerde kolaydır. Bu yöntem parametre değişiminin etkilerini azaltmak için çok kullanışlı bir tekniktir ve uyarlanır (adaptive) olarak nitelendirilir (Åström and Wittenmark 1995).

5.4.1.2. Kazanç ayarlama prensibi

Bazen, sistem dinamiklerindeki değişimlerle karşılıklı uyum içerisinde olan yardımcı değişkenleri bulmak mümkündür. Böylece, parametre değişimlerinin etkilerini yardımcı değişkenlerin fonksiyonu olarak denetleyicinin parametrelerini değiştirmek yoluyla basitçe azaltmak mümkündür (Şekil 5.6’ya bakınız.). Kazanç ayarlama, bir geri besleme denetim sistemi olarak görülebilir. Ancak geri besleme kazançları ileri yönde besleme kompanzasyonu kullanarak ayarlanır.



Şekil 5.6. Parametre değişimlerinin kazanç ayarlama ile azaltıldığı bir sistemin blok şeması.


Kazanç ayarlamalı bir sistemin tasarımındaki ana problem uygun ayarlama değişkenleri bulmaktır. Bu, normalde sistemin temel fiziksel özellikleri hakkındaki bilgi temelinde yapılır.

Ayarlama değişkenleri belirlendiğinde, denetleyici parametreleri bazı uygun tasarım yöntemleri kullanılarak hesaplanır (Åström and Wittenmark 1995).


5.4.1.3. Bulanık kazanç ayarlı PI denetleyicisinin uygulanması

Bulanık mantık denetleyici girişleri hata, e ve hatanın değişimi, de 'nin üyelik fonksiyonu Şekil 5.7'de verilmiştir. Burada NB (Negatif Büyük), NK (Negatif Küçük), S (Sıfır), PK (Pozitif Küçük), PB (Pozitif Büyük) bulanık kümenin etiketleridir. Bulanık mantık denetleyicinin K_p çıkışının üyelik fonksiyonu Şekil 5.8'de ve K_i çıkışının üyelik fonksiyonu Şekil 5.9'da görülmektedir. K_p çıkışının üyelik fonksiyonunun etiketleri K (Küçük) ve B (Büyük)'tür. K_i çıkışının etiketleri ise K (Küçük), OK (Orta Küçük), O (Orta), OB (Orta Büyük), B (Büyük)'tür.


Bu yöntemde, e ve de 'nin üyelik fonksiyonları $[-1,1]$ aralığında, K_p çıkışının üyelik fonksiyonu ise $[0,1]$ aralığında tanımlanmıştır ve K_p çıkışı 4.6 katsayısıyla çarpılarak



Şekil 5.7. Hata (e) ve hatanın değişimi (de)'nin üyelik fonksiyonlarının grafiği.



Şekil 5.8. Bulanık mantık denetleyici K_p çıkışının üyelik fonksiyonunun grafiği.



Şekil 5.9. Bulanık mantık denetleyicinin K_i çıkışının üyelik fonksiyonunun grafiği.

Tablo 5.1. K_p için kural tablosu.

Gerilim hatasının deęiřimi (de)

	NB	NK	S	PK	PB
Gerilim hatası (e)					
NB	B	B	B	B	B
NK	B	K	B	K	K
S	K	K	B	K	K
PK	K	K	B	B	B
PB	B	B	B	B	B

Tablo 5.2. K_i için kural tablosu.

Gerilim hatasının deęiřimi (de)


	NB	NK	S	PK	PB
Gerilim hatası (e)					
NB	B	B	B	B	B
NK	K	K	OK	B	OK
S	O	O	O	O	O
PK	OK	B	OB	OB	B
PB	B	B	B	B	B

ölçeklendirilmiştir. K_i çıkışının üyelik fonksiyonunun aralığı ise $[0,0.5]$ aralığında tanımlanmıştır ve 0.1 katsayısıyla çarpılarak ölçeklendirilmiştir. K_i hariç diğer giriş ve çıkışlarda üyelik fonksiyonu olarak basitliği nedeniyle üçgen kullanılmıştır. K_i çıkışının üyelik fonksiyonu olarak singleton kullanılmıştır.


Bu yöntemde K_p için 25 ve K_i için 25 olmak üzere toplam 50 kural belirlenmiştir. Tablo 5.1 ve Tablo 5.2’de sırasıyla K_p ve K_i çıkışı için kural tabloları verilmiştir. Bu kurallar oluşturulurken dikkat edilen hususlar şu şekilde özetlenebilir:

1. e (gerilim hatası) ‘nın büyük değerleri için büyük K_p ve K_i değerleri gereklidir.
2. Negatif/pozitif küçük e ve büyük de değerleri için (aynı işaretli) sistem denge noktasından uzaklaşmaktadır. Bu nedenle, büyük K_p gerekirken K_i değerleri e ve de ’nin pozitif değerleri için B (Büyük), negatif değerleri için ise K (Küçük) olmalıdır.
3. e ’nin negatif/pozitif küçük ve de ’nin büyük değerleri için (farklı işaretli) sistem denge noktasına yaklaşmaktadır. Bu nedenle, sistemin salınmasını önlemek için küçük K_p ve K_i değerleri gerekir.
4. e ’nin sıfır değerleri ve büyük de için sistem denge noktasına yakındır. Bu nedenle, denetleyici normal K_p ve K_i değerleriyle çalışmalıdır (Shan-Xu et al 2004).

Şekil 5.10’da bulanık PI denetleyicinin K_p çıkış yüzeyinin grafiği, Şekil 5.11’de ise bulanık PI denetleyicinin K_i çıkış yüzeyinin grafiği görülmektedir.




Şekil 5.10. Bulanık mantık denetleyicinin K_p çıkışının yüzeyi.



Şekil 5.11. Bulanık mantık denetleyicinin K_i çıkışının yüzeyi.

5.4.2. BMD ile gerilim geri besleme kazancının ayarlanması




Şekil 5.12. BMD ile gerilim geri besleme kazancının ayarlanmasının blok şeması.


Bu yöntemin blok diyagramı Şekil 5.12'de görülmektedir. Şekil 5.12'den de anlaşılacağı gibi bu denetim yönteminin merkezinde İki Çevrimli Akım Tabanlı Denetim Yöntemi bulunmaktadır. Buradaki farklılık, gerilim çevriminin geri besleme

kazancı K_2 'nin Bulanık Mantık Denetleyici (BMD) tarafından ayarlanmasıdır. BMD girişleri, gerilim hatası, e ve gerilim hatasının değişimi, de , BMD'nin çıkışı, gerilim geri besleme kazancı K_2 'dir. BMD girişlerinde e ve de 'nin dışında bir de işaret girişi bulunmaktadır. Bu giriş, V_{ref} referans sinüsoidal sinyalin pozitif ve negatif alternanslarını tespit etmek içindir. V_{ref} sinyalinin pozitif ve negatif alternansları için iki kural tablosu oluşturulmuştur.

5.4.2.1. BMD ile geri besleme kazancının ayarlanmasının uygulanması



Şekil 5.13. Bulanık mantık girişleri gerilim hatası, e ve gerilim hatasının değişiminin, de üyelik fonksiyonunun grafiği.



Şekil 5.14. Bulanık mantık çıkışı K_2 'nin üyelik fonksiyonunun grafiği.

Şekil 5.13'de bulanık mantık denetleyicinin (BMD) girişleri gerilim hatası, e ve hatanın değişimi, de 'nin üyelik fonksiyonunun grafiği görülmektedir. Şekil 5.14'de

de BMD çıkışı olan K_2 , geri besleme kazancının üyelik fonksiyonu görülmektedir. BMD'nin giriş ve çıkışlarının üyelik fonksiyonunun etiketleri NB (Negatif Büyük), NK (Negatif Küçük), S (Sıfır), PK (Pozitif Küçük), PB (Pozitif Büyük) şeklindedir. e ve de üyelik fonksiyonları $[-1,1]$ aralığında tanımlanmıştır. K_2 çıkışının üyelik fonksiyonu $[0,1]$ aralığında tanımlanmıştır ve 2 katsayısıyla çarpılarak ölçeklendirilmiştir. Bütün giriş ve çıkışlarda üyelik fonksiyonu olarak basitliği nedeniyle üçgen kullanılmıştır.

Tablo 5.3. $V_{ref} \geq 0$ için kural tablosu.

Gerilim hatasının değişimi (de)

	NB	NK	S	PK	PB
Gerilim hatası (e)	NB	PB	PB	PK	S
NK	PB	PB	PK	S	NK
S	PB	PK	S	NK	NB
PK	PK	S	NK	NB	NB
PB	S	NK	NB	NB	NB


Tablo 5.4. $V_{ref} < 0$ için kural tablosu.

Gerilim hatasının değişimi (de)


	NB	NK	S	PK	PB
Gerilim hatası (e)	NB	NB	NB	NK	S
NK	NB	NB	NK	S	PK
S	NB	NK	S	PK	PB
PK	NK	S	PK	PB	PB
PB	S	PK	PB	PB	PB

Bu yöntemde $V_{ref} < 0$ için 25 ve $V_{ref} \geq 0$ için 25 kural olmak üzere toplam 50 kural belirlenmiştir. Tablo 5.3'de görülen kural tablosu referans sinüsoidal sinyalin sıfırdan büyük ve eşit olduğu durumda geçerlidir. Tablo 5.4'de görülen kural tablosu ise referans sinüsoidal sinyalin sıfırdan küçük olduğu durumda geçerlidir. Dikkat edilirse bu iki kural tablosundaki kurallar birbirinin tam tersidir. Her kural

tablosunun kendi içerisinde de bir simetriklik mevcuttur. Bu da pozitif ve negatif alternansların birbirinin tam tersi olmasından kaynaklanmaktadır.



Şekil 5.15. $V_{ref} \geq 0$ için K_2 çıkışının yüzey grafiği.



Şekil 5.16. $V_{ref} < 0$ için K_2 çıkışının yüzey grafiği.

Sistem dengedeysen BMD çıkışı $K_2=1$ olur. Bu nedenle BMD çıkışının ölçeklendirme katsayısı 2 olarak alınmıştır. BMD çıkışı K_2 'nin değeri ani yük girişlerinde düşer ve geri besleme geriliminin değerini de düşürerek hatanın artmasını sağlar. Böylece gerilim çevrimindeki PI denetleyicisine gelen hata değeri

daha yüksek olduğu için denetleyici çıkışı da o oranda yükselir ve sistem çıkışı daha çabuk toparlanır.

Her iki kural tablosu için elde edilen yüzey grafiği sırasıyla Şekil 5.15 ve Şekil 5.16'da görülmektedir.

5.4.3. Önerilen BMD şemalarının özellikleri

Yukarıda anlatılan iki ayrı BMD'de giriş değişkenleri gerilim hatası, e ve gerilim hatasının değişimi, de olarak alınmıştır. Hatanın değişiminin hesaplanması (5.3) numaralı eşitlikte verilmiştir.

$$de(k) = \frac{(e(k0) - e(k1))}{T_s} \quad (5.3)$$

Burada,

$de(k)$: gerilim hatasının değişimi

$e(k0)$: şu andaki gerilim hatası

$e(k1)$: bir önceki gerilim hatası

T_s : örnekleme zamanı (100 μ sn)

Bütün BMD kural tabloları örnek olarak şu formda açılabilir:


- Eğer hata (e) NB ve hatanın değişimi (de) NK ise çıkış PB
- Eğer hata (e) PK ve hatanın değişimi (de) NK ise çıkış S

BMD'de bulanıklaştırma, fiziksel ortamdan alınan kesin değerleri bulanık kümelere dönüştürme işlemidir. Bulanıklaştırma işleminde, öncelikle ölçeklendirme (normalization) işlemini gerçekleştirmek gerekir. Ölçeklendirme işlemi, giriş değişkenlerinin gerçek ortamdan alınmış fiziksel değerlerini BMD için anlaşılır ve kullanılabilir hale getirmektir.

Çıkartım yöntemi olarak Şekil 5.17'de görülen MAX-MIN yönteminden yararlanılmıştır. Bu yöntemde, her kuralın çıkış üyelik fonksiyonu minimum

operatörü tarafından belirlenirken toplam bulanık çıkışı maksimum operatörü tarafından belirlenmektedir.

Durulandırmada, çıkartımdan elde edilen kesin olmayan bulanık değerler gerçek uygulamada kullanılmak üzere kesin değerlere dönüştürülür. Bulanık değişkenleri durulandırmak için ağırlık merkezi yöntemi (Center of Mass, COM) kullanılmıştır. Bu yöntem 4. Bölümde (4.13) numaralı eşitlikte verilmiştir.



Şekil 5.17. MAX-MIN çıkartım yöntemini kullanarak ağırlık merkezi yöntemi (COM) ile durulama şeması.

Bu uygulamada kullanılan MAX-MIN çıkartım yöntemini kullanarak ağırlık merkezi yöntemi (Center of Mass, COM) ile durulama şeması Şekil 5.17'de görülmektedir.

Keskin değerlere dönüştürülen BMD çıkışı fiziksel ortamda kullanılabilmesi için tekrar ölçeklendirilmiştir.

BÖLÜM 6. YAPILAN SİMÜLASYONLARIN ve GERÇEKLENEN DENEY DÜZENEĞİNİN ÖZELLİKLERİ

6.1. Giriş

Tipik bir KGK batarya (DA kaynak), evirici ve LC filtreden oluşur. KGK için eviricinin rolü çıkış gerilimini sabit genlik ve frekansta yük ya da kaynaktaki değişimlere rağmen regüle etmektir. Darbe genişlik modülasyonlu (DGM) eviriciler, düşük toplam harmonik distorsiyonlu (THD_v) ve doğrusal olmayan yüklerde bile küçük değişimlere sahip çıkış gerilimi vermelidir.


Bu bölümde, yapılan simülasyonların ve gerçekleştirilen deney düzeneğinin özelliklerine yer verilmiştir.

6.2. Yapılan Simülasyonların Özellikleri

Bu çalışmada, simülasyonlar PSIM (PowerSim) ortamında yapılmıştır. PSIM özel olarak güç elektroniği ve motor denetimi için tasarlanmış bir simülasyon programıdır. Temel PSIM paketi PSIM şematik programı (Schematic), PSIM simülatörü ve dalga görüntüleme programı SIMVIEW olmak üzere üç programı içerir.

Bütün simülasyonlar sayısal olarak ve DSP yazılımıyla birebir yapılmıştır. Bu nedenle simülasyon ve deney grafikleri büyük bir uyum sergilemektedirler. Simülasyonlarda PSIM ortamında denetleyici için bir dll (dynamic link library) programı yazılmıştır. Bulanık Mantık Denetleyicinin (BMD) kullanıldığı denetim şemalarının simülasyonlarında ise BMD için üretilen C kodu bu dll denetleyici yazılımının içine gömülmüştür.

Yapılan simülasyon şeması Şekil 6.1'de görülmektedir. Burada, öncelikle evirici çıkış gerilimi ve filtre bobininin akımı algılanmaktadır. Algılanan evirici çıkış gerilimi ve bobin akımı sayısallaştırıldıktan sonra denetleyici bloğuna uygulanmaktadır. V_{ref} sinüsoidal referans sinyali de sayısallaştırılarak denetleyici bloğunda evirici çıkış gerilimi ile karşılaştırılmaktadır. Denetleyici yazılımı tarafından belirlenen DGM sinyalleri denetleyici bloğunun çıkışlarından IGBT'lere uygulanmaktadır. Bu sinyaller IGBT'lerin açık/kapalı olma sürelerini belirleyerek eviricinin çıkışındaki gerilimin istenen genlik ve frekansta düzgün sinüsoidal bir gerilim olmasını sağlamaktadır.



Şekil 6.1. Yapılan Simülasyon çalışması.

6.2.1. Simülasyonlarda kullanılan yükler


Simülasyonlarda doğrusal, doğrusal olmayan ve floresan yükleri kullanılmıştır. Simülasyonların ve deneylerin bire bir olması ve daha kolay karşılaştırma yapabilmek için deneylerde kullanılan yükler aynen modellenmiştir. Şekil 6.2'de kullanılan doğrusal yük R_y olarak görülmektedir. Doğrusal yük olarak %100 (5 kVA) yük olan 10Ω 'luk direnç kullanılmıştır.

Doğrusal olmayan yükü ise köprü doğrultucu, çeşitli kombinasyonlarla doğrultucu çıkışına bağlanmış 200W'lık ampul ve ampule paralel olarak bağlanmış kondansatör oluşturmaktadır. Burada, doğrusal olmayan yük olarak kullanılan yüklerin modeli Şekil 6.2 ve Şekil 6.3'de görülmektedir. Doğrusal olmayan yük olarak 5kVA'lık %100 yükü elde edebilmek için Şekil 6.2'de modeli görülen doğrultucu ve çıkışına paralel bağlanmış RC yükünden üç blok ve Şekil 6.3'de modeli görülen tristör denetimli lamba yükünün %50'si kullanılmıştır. Şekil 6.2'de görülen köprü doğrultucu çıkışına paralel bağlanmış RC yükünün üç ayrı bloğunun değerleri şu şekildedir;


$$R_1=162.666\Omega \quad C_1=3300\mu F,$$

$$R_2=244\Omega \quad C_2=3300\mu F$$

$$R_3=36\Omega \quad C_3=1500\mu F \text{ tır.}$$




Şekil 6.2. Doğrusal olmayan yük modeli.



Şekil 6.3. Tristör denetimli yük modeli.

Şekil 6.4-a, Şekil 6.4-b ve Şekil 6.4-c'de deneylerde kullanılan floresan lamba yüklerinin modeli görülmektedir. Floresan lamba yükleri üç blok halinde kullanılmıştır. Bu bloklardan Şekil 6.4-a ve Şekil 6.4-b'de modeli görülen yükte deneylerde 15 adet 32 W'lık floresan lamba paralel olarak bağlanmıştır. Şekil 6.4-


c'de modeli görülen yükte ise deneylerde 3 adet 32 W'lık floresan lamba paralel olarak bağlanmıştır.



Şekil 6.4. Simülasyonlarda kullanılan floresan yüklerinin modeli.


6.3. Gerçeklenen Deney Düzenegi

Gerçeklenen deney düzeneginin blok diyagramı Şekil 6.5'de verilmiştir. Burada, denetleyici kartı bütün işlemleri organize eden bloktur. Denetleyici kartı bilgisayarla JTAG (Joint Test Action Group) üzerinden haberleşmektedir. JTAG, kart üzerinde yapılacak test işlemleri için izlenmesi gereken kuralları ve cihaza seri olarak veri yüklenmesini, ardından test sonuçlarının seri olarak okunmasını sağlayan bir IEEE Std 1149.1-1990 endüstriyel standardıdır. Bu standarda uyumlu her cihazın dört adet ek pininin olması gerekir. Bu pinlerin iki adedi denetim için, bir adedi giriş ve bir adedi çıkış seri veri testi içindir.



Şekil 6.5. Gerçeklenen deney düzeneginin blok diyagramı.

Bilgisayarda bulunan DSP yazılımı JTAG üzerinden DSP'ye aktarılır. Gerilim ve akım algılayıcı yükselteç bloğu vasıtasıyla evirici bloğundan çıkış gerilimi ve bobin akımı okunarak denetleyici kartına aktarılır. Okunan bu analog bilgiler denetleyici kartında A/D çevirici yardımıyla sayısalaya dönüştürüldükten sonra denetleyici yazılımı tarafından değerlendirilir ve gerekli DGM sinyalleri oluşturulur. Bu DGM sinyalleri IGBT sürücü bloğu tarafından eviricide anahtarlama elemanı olarak kullanılan IGBT'lerin sürülmesi için uygun hale getirilir. DGM sinyalleri IGBT'lerin açık/kapalı olma sürelerini belirler. IGBT'nin kapalı olması çıkışta 360 V, açık olması ise çıkışta 0 V olması anlamına gelir. Yani köprü eviricinin (IGBT'lerin) çıkışında 0-360V arasında değişen sinüsoidal DGM sinyali üretilir. Bu sinyal, evirici çıkışında bulunan LC filtre ile filtrelenerek çıkışta düzgün sinüsoidal bir gerilim elde edilir.



Şekil 6.6. Gerçeklenen deney düzeneğinin fotoğrafı.

Şekil 6.6'da gerçekleştirilen deney düzenine fotoğrafı verilmiştir. Burada bulunan kısımlar şu şekilde numaralandırılmıştır.

- 1 : bilgisayar
- 2 : osiloskop
- 3 : denetleyici kartı
- 4 : evirici

6.3.1. Denetleyici kartı

Güç elektroniği tasarımlarına DSP'nin getirdiği yenilik teknolojiler gelişmelerin sağladığı avantajlara mükemmel bir örnektir. Klasik denetleyicinin DSP ile yer değiştirmesiyle sağlanan birincil avantaj donanımın yerini esnek olan yazılımın almasının başarılmasıdır. DSP'nin klasik tasarımlara göre avantajları arasında fiyatının düşmesi ve performansın yükselmesi de sayılabilir.

Bu kısımda öncelikle genel olarak DSP'lerin güç elektroniğinde kullanımı ve sağladığı avantajlara yer verilmiştir. Daha sonra denetleyici kartının özellikleri ve bu kartta kullanılan TMS320LF2407 DSP işlemcisinin özellikleri açıklanmıştır. Denetleyici kartının şeması ve kısımları Ek A'da Şekil A.1'de, gerilim okuma devre şeması Şekil A.2'de verilmiştir. Bobin akımı ise LEM LA100P algılayıcısı ile okunmuştur.

6.3.1.1. DSP'nin sağladığı avantajlar

DSP'nin sağladığı avantajlar şu şekilde sıralanabilir (PCTI 2005):

1. Düşük fiyat : DSP'nin kullanımı, teçhizat, emek maliyeti, maddi ve emekle bağlantılı diğer giderleri (satın alma işlem maliyeti, muhasebe işlem maliyeti, fabrika giderleri) düşürecektir. Bu düşme, teçhizatın güç sınıfına bağlı olarak birimin maliyetinin %20-%50'si arasında olabilir.

2. Birimin ağırlığında ve boyutunda küçülme : Teknolojik gelişmeler donanımın daha küçük ve daha hafif olmalarını sağlar. Bu da emek, taşıma gibi bir çok açıdan maliyetin düşmesi avantajını sağlar.

3. Yüksek performans : Hızlı matematiksel fonksiyonlar ve yüksek çalışma hızı daha hızlı denetim cevabı sağlar ve istenilen parametreleri sağlamak için düzeltmeye izin verir ve bu nedenle daha iyi çalışan mekanizma elde edilmiş olur.

4. Tasarım esnekliğinin artması : Bir birim kurulduktan sonra uygulamanın değişeceği durumlarda ya da uygulamanın kullanıma alındığı durumlarda DSP'nin yazılımı optimize etmek için kolayca değiştirilebilir. Bu da aynı zamanda şirketteki tasarımın ince ayarının yapılmasını sağlar.

5. Uygulama esnekliğinin artması : Bir teçhizattaki uygulamanın tasarım değişikliği yazılım vasıtasıyla kolayca değiştirilebilir.

6. Tasarım değişikliğindeki ya da sorun gidermedeki kolaylık: Cihazlarını bir kez aldıktan sonra cihazlarının fonksiyonunu değiştirmek ya da problemini öğrenmek isteyen müşteriler cihazlarını fabrikaya götürmek ya da pahalı servisi çağırmak yerine yazılım ve modem aracılığıyla işlerini hallettirebilirler.

7. Enerji tüketimindeki düşme : DSP'nin gerçek zamanlı denetimi tarafından sağlanan aktif harmonik azaltma ve daha iyi enerji yönetimi ve bunu denetleyen yazılım enerji tüketimini azaltır.

8. Ürün hattındaki standartlaşma : Aynı denetleyici kartı batarya şarjı, bir evirici ya da bir anahtarlama güç kaynağı için kullanılabilir. Böylece, kullanılan malzeme sayısında düşme olur ve bu malzemelerin seçimi ve satın alınması ile ilgili genel giderler daha aza indirgenerek maliyet azaltılmış olur.

9. Çabuk pazarlama : Yazılımın tekrar gözden geçirilmesi imal edilmiş donanıma göre kesinlikle daha kolaydır.

6.3.1.2. TMS320LF2407A DSP'nin özellikleri

Denetleyici kartında kullanılan Texas Instruments'ın TMS320LF2407A DSP işlemcisinin özellikleri şunları içerir (Texas Instruments 2002);

1. 25 ns'lik komut işleme zamanı ile C2xx DSP öz (core)
2. 40 MHz MIPS
3. RAM (16-bit sözcük); 544 Çift-erişimli RAM (DARAM), 2K tek-erişimli RAM (SARAM)
4. 3.3-V çip üzerinde flash (16-bit sözcük) (4 sektör: 4K, 12K, 12K, 4K) toplam 32K
5. Çip üzerindeki Flash/ROM için kod güvenliği
6. Boot ROM
7. Harici hafıza arabirimi
8. Olay yöneticisi (Event managers) A ve B (EVA ve EVB)
9. 4 Genel amaçlı zamanlayıcı
10. 12 Karşılaştırma (CMP), 16 DGM (PWM)
11. 6 Yakalama (CAP)
12. Hata izleme zamanlayıcısı (Watch dog timer)
13. 16 Kanal 10-Bit ADC, 500ns çevirme zamanı
14. SPI, SCI ve CAN
15. 41 sayısal giriş/çıkış pinleri
16. 5 harici kesici
17. 3.3V besleme gerilimi

6.4. IGBT Sürücü

Bu çalışmada, STMicroelectronics'in 1200V'luk TD350 IGBT sürücüsü kullanılmıştır. TD350 IGBT sürücü 150 A'e kadar IGBT sürebilir.

TD350 IGBT ve güç MOSFET'leri için gelişmiş kapı sürücüsüdür. Denetim ve koruma fonksiyonları vardır ve güvenilirliği yüksek sistemlerin tasarımına izin verir.

TD350 ayarlanabilir seviye ve gecikme ile birlikte iki seviyeli kapama (turn off) özelliği içerir. Bu fonksiyon, IGBT'yi kapama sırasında oluşabilecek aşırı akım ya da kısa devre durumlarında aşırı gerilime karşı koruma sağlar. Aynı gecikme darbe genişliğindeki bozulmayı önlemek için açma (turn on) sırasında uygulanır. TD350'nin aynı zamanda aşırı akım koruması ve hata (fault) durumu çıkışı da vardır. TD350 hem darbe transformatörü hem de optokuplör sinyalleri ile uyumludur (STMicroelectronics 2004).

TD350'nin uygulama alanları;

1. 1200V üç fazlı eviriciler
2. Motor denetimleri
3. KGK sistemleri

6.5. IGBT (Insulated Gate Bipolar Transistor)

1970'li yıllarda MOSFET gelene kadar bipolar transistörler sadece gerçek güç transistörleriydi. Ancak bipolar transistörlerin yalıtıma geçme (turn off) karakteristikleri yavaştır, iletme geçmek için yüksek beyz akımına ihtiyaç duymaktadır ve negatif sıcaklık katsayısından dolayı sıcaklık artışına karşı hassastır. Aynı zamanda, ulaşılabilir en düşük iletim gerilimi ya da iletim kayıpları kolektör-emiter satürasyon gerilimi tarafından yönetilirler. MOSFET ise bipolar transistörün tersine akım yerine gerilim denetimli bir malzemedir ve sıcaklık artışını engelleyen pozitif sıcaklık katsayısı vardır. Aynı zamanda, MOSFET'in kendisinde özellikle sınırlı serbest akımlar için kullanışlı olan gövde-kanal (body-drain) diyotu vardır. MOSFET'in iletimdeyken direncinin teorik limiti yoktur ve kayıpları bipolar transistöre göre daha düşüktür. MOSFET'lerin bu avantajları tasarımcıların güç anahtarları seçimlerinde tercih sebebi olmuştur.


1980'lerde, IGBT'ler (Insulated Gate Bipolar Transistor) ortaya çıktı. Bu malzeme, bipolar ve MOSFET transistörlerin birleşiminden oluşmuştur. IGBT, bipolar

transistörün anahtarlama ve iletim karakteristiklerine, MOSFET'in de gerilim denetimli olma özelliğine sahiptir (Nagar 2005).

Günümüzde geçerliliğini koruyan farklı KGK teknolojilerinin gelişim süreçleri, özellikle doğrultma ve çevirme tekniklerinde büyük aşamalar kaydedilmesini sağlayan yeni teknolojilerin gelişimi ile de doğrudan ilişkilidir. Son dönemlerde IGBT teknolojisinde sağlanan yeni gelişmeler, KGK'lar açısından önemli teknik atılımları da beraberinde getirmiştir.

Daha yüksek akım kapasiteli IGBT'lerin ve akıllı entegre paketleri (IIP, Intelligent Integrated Packs) IGBT modüllerinin geliştirilmesi daha güçlü, daha verimli evirici ve doğrultucuların daha küçük boyutlarda üretilmesine imkan sağlamıştır (Özdemir 2001).


IGBT'ler yüksek gerilimli ve yüksek akımlı bir BJT'yi (Bipolar Junction Transistor) ile düşük güçlü ve hızlı anahtarlama metal-oksit yarı iletken alan etkili transistörü (MOSFET) birbirine bağlayan yarı iletkenlerdir. Bu nedenle, IGBT'ler güç BJT'lerinden (transistörlerine) daha hızlı, daha iyi sürme ve daha iyi çıkış karakteristikleri sağlarlar ve eşdeğer yüksek güçlü MOSFET'lerden daha yüksek akım yoğunluğu sunarlar.



Şekil 6. 7. IGBT'nin temel çalışma şeması.

IGBT'lerin performanslarının teknik özellikleri, kolektör-emiter bozulma gerilimi, kolektör-emiter 'kapalı (on)' ya da doyma gerilimi, maksimum kolektör akımı, kapı-emiter sızıntı akımı, yükselme zamanı, düşme zamanı, anahtarlama hızı, güç kaybı ve sıcaklık gibi özellikleri içerir. IGBT'lerin tercihli özellikleri, çıkış diyotlarını, kapı dirençlerini ve elektrostatik deşarj korumasını içerir. Bazı IGBT'ler ticari, endüstriyel ya da otomotiv uygulamaları için uygun olan spesifik bir sıcaklık aralığı, mekanik ve elektriksel özellikleri desteklerler (Globalspec 2005).

6.5.1. Planar ve trench IGBT



Şekil 6.8. İletimdeki IGBT'nin a) Planar kapı yapısının kesiti. b) Trench kapı yapısının kesiti.

IGBT'ler kapı yapısına göre planar ve trench olmak üzere iki sınıfa ayrılırlar. İletimdeki IGBT'nin planar ve trench kapı yapısı Şekil 6.8-a ve b'de görülmektedir. Trench IGBT ile planar IGBT karşılaştırıldığında, trench IGBT'nin 200 A/cm^2 'de iletme geçme gerilimi 1.4 V, yalıtıma geçme zamanı $0.2 \mu\text{sn}$ iken planar IGBT'de, 140 A/cm^2 'de iletme geçme gerilimi 1.8 V, yalıtıma geçme zamanı $0.2 \mu\text{sn}$ 'dir (Uesugi 2000).

Helsper et al (2002)'in yüksek frekanslar için yaptığı planar (ikinci nesil standart ve hızlı IGBT) ve üçüncü nesil trench IGBT'lerin karşılaştırılması ile ilgili çalışmalarda elde edilen sonuçlara göre yüksek frekanslarda hızlı IGBT en iyi performansı

sergilerken, daha düşük ve orta frekanslarda trench IGBT en düşük kayıplarla çalışmıştır. Pasif anahtarlama kayıpları standart ve hızlı IGBT’de önemsenecek değerler elde edilirken trench IGBT’de bu kayıplar yüksek frekanslara kadar ihmal edilecek kadar düşük saptanmıştır. Trench IGBT’yi yüksek frekanslara kadar özel optimizasyon yapmadan düşük seviyelerdeki kayıplarla sürmek mümkündür, ancak aynı sonucu almak için hızlı IGBT’nin o uygulama için özelleştirilmesi gerekir.


6.5.2. IGBT’nin uygulama alanları

100 KHz’e kadar olan güç anahtarlarının bir çok uygulamasında, IGBT iyi bir seçimdir. 100 KHz kadar yüksek frekanslı uygulamalar için bir IGBT aynı boyuttaki MOSFET’e göre yüksek gerilimlerde daha yüksek akımı kaldırabilir (Nagar, 2005).

Mikrodalga, ark kaynağı ya da batarya şarjı gibi rezonans uygulamalarında, iyi statik ve dinamik performansları nedeniyle IGBT modüllerinin kullanımları giderek artmaktadır. Bu uygulamalarda kullanılan IGBT modülleri 20 KHz’den daha yüksek frekanslarda çalışmaktadır. Maksimum olası frekans aralığı 100 KHz ile 200 KHz arasındadır (Helsper et al 2002).

IGBT’nin kullanım alanları Şekil 6.9 ve Şekil 6.10’da özetlenmiştir. IGBT’nin tüketici elektroniği kullanım alanları Şekil 6.9’da görüldüğü gibi şu şekilde sıralanabilir;


1. Çamaşır makinesi
2. Pişirici (IH-Jar)
3. İndüksiyon ısıtma ocağı (IH cooker)
4. Mikrodalga fırın
5. Kamera ışığı
6. Evirici
7. Klima



Şekil 6. 9. IGBT'nin tüketici elektroniğindeki uygulama alanları.

IGBT'nin endüstriyel uygulama alanları ise Şekil 6.10'da görüldüğü gibi şu şekilde sıralanabilir (Fairchild 2003);

1. Asansör
2. Güç Kaynağı
 - a. KGK
 - b. SMPS (Switch Mode Power Supply)
3. Evirici
 - a. AA servo
 - b. Robotik
4. Kaynak makinesi
5. Ulaşım
 - a. Ateşleme
 - b. Batarya şarjı



Şekil 6. 10. IGBT'nin endüstriyel uygulama alanları.

6.5.3. Bu çalışmada kullanılan IGBT ve özellikleri

Tablo 6.1 CM150DY-24NF trench IGBT'nin maksimum oranları ($T_j = 25^{\circ}\text{C}$).

Sembol	Parametre	Durumlar	Oranlar	Birim
V_{CES}	Kollektör-emiter gerilimi	G-E kısa	1200	V
V_{GES}	Kapı-emiter gerilimi	C-E kısa	± 20	V
I_C	Kollektör akımı	DA, $T_C = 110^{\circ}\text{C}^{*3}$	150	A
I_{CM}		Darbe (Note 2)	300	A
I_E	Emiter akımı		150	A
I_{EM}		Darbe (Not 2)	300	A
P_C	Maksimum kollektör kaybı	$T_C=25^{\circ}\text{C}$	780	W
T_j	Birleşim sıcaklığı		-40 ~ +150	$^{\circ}\text{C}$
T_{sg}	Depolama sıcaklığı		-40 ~ +125	$^{\circ}\text{C}$
V_{ISO}	İzolasyon gerilimi	Ana terminalden temel plakaya, AC 1 dk.	2500	V
-	Tork kuvveti	Ana terminal M5	2.5 ~ 3.5	N·m
-		Montaj delikleri M6	3.5 ~ 4.5	N·m
-	Ağırlık	Tipik değer	310	g

Bu çalışmada evirici devresinde 150 A, 1200 V'luk CM150DY-24NF Mitsubishi trench IGBT kullanılmıştır. CM150DY-24NF Mitsubishi trench IGBT'nin maksimum oranları Tabo 6.1'de verilmiştir (Mitsubishi 2004).

6.6. LC Evirici Çıkış Filtre Değerlerinin Hesaplanması

Eviricinin LC çıkış filtresinin iyi tasarlanması çıkış gerilimindeki harmoniklerin büyük bir oranda azalmasıyla sonuçlanır ve böylece, yük için çok temiz bir sinyal elde edilmiş olur. LC filtrenin tasarımı evirici çıkış gerilimi ve filtrenin minimum reaktif gücü temelinde yapılır. Tasarım işlemleri şu kabulleri içerir;

1. DA kaynak geriliminde dalgalanmalar serbest
2. Bütün güç malzemeleri ideal
3. Yük doğrusal
4. Kondansatörün seri direnci ihmal edilir

Filtre bobininin üzerine düşen gerilimi tam olarak belirlemek zor olduğu için ihmal edilir. Böylece, bu kabulü temel alarak eviricinin çıkış geriliminin RMS değeri yük geriliminin RMS değerine eşittir ve modülasyon indeksi (6.1)'de görülen formülle hesaplanır (Mazumdar et al 2001):

$$M = \sqrt{2} \frac{V_o}{E_d} \quad (6.1)$$

Çıkış geriliminin Fourier analizinden çıkarılan K sabiti (6.2) numaralı eşitlik ile hesaplanır.

$$K = \left[\frac{M^2 - \frac{15}{4}M^4 + \frac{64}{5\pi}M^5 - \frac{5}{4}M^6}{1440} \right]^{\frac{1}{2}} \quad (6.2)$$

Filtre bobininin optimum değeri (6.3) numaralı eşitlikle hesaplanabilir:

$$L = \frac{V_o}{I_o f_s} \left\{ K \frac{E_d}{V_{or,avg}} \left[1 + 4\pi^2 \left(\frac{f_r}{f_s} \right)^2 K \frac{E_d}{V_{or,avg}} \right] \right\}^{\frac{1}{2}} \quad (6.3)$$

Filtre bobininin değerinden, filtre kondansatörü (6.4) eşitliği ile hesaplanabilir.

$$C = K \frac{E_d}{L f_s^2 V_{o(ort)}} \quad (6.4)$$

Burada,

E_d = eviricinin DA bara gerilimi

V_o = RMS çıkış gerilimi

$V_{o(ort)}$ = ortalama çıkış gerilimi

f_r = çıkış geriliminin temel frekansı

f_s = anahtarlama frekansı

L = filtre bobini

C = filtre kondansatörü

I_o = evirici çıkış akımının salınımı (%5 * I_o)

E_d gerilimini 360V ve çıkış geriliminin RMS değerini 220V alırsak,

$$M = \sqrt{2} \frac{220}{360} = 0.864 \quad (6.5)$$

$$K = \left[\frac{0.864^2 - \frac{15}{4} 0.864^4 + \frac{64}{5\pi} 0.864^5 - \frac{5}{4} 0.864^6}{1440} \right]^{\frac{1}{2}} = 0.11 \quad (6.6)$$


$$L = \frac{220}{1.136 * 20e3} * \left\{ 0.11 * \frac{360}{200} * \left[1 + 4\pi^2 * \left(\frac{50}{20e3} \right)^2 * 0.11 * \frac{360}{200} \right] \right\}^{\frac{1}{2}} = 104 \mu H \quad (6.7)$$

$$C = 0.11 * \frac{360}{104e-6 * (20e3)^2 * 200} = 4.75 \mu F \quad (6.8)$$


(6.7) ve (6.8) numaralı eşitliklerde elde edilen LC filtre değerleri 7.1 KHz'lik bir köşe frekansı (f_c) verir. Köşe frekansı ele alındığında eviricide düşük frekanslı akım ve gerilim düzenlendiği için yüksek frekans bileşenlerinin filtrelenmesi gerekir. Köşe frekansı temel frekans olan 50 Hz'in elde edilebilmesi için anahtarlama frekansı 20 KHz'den 10-20 kat daha düşük olmalıdır (~ 2 KHz). Aynı zamanda, temel frekansın da zayıflamaması gerekir. Bu durumda, köşe frekansının temel frekansın 10 katı olması gerekir (~ 500 Hz). Bunların ışığında köşe frekansı $500 < f_c < 2$ KHz aralığında olmalıdır. Bu aralığın ortası ~ 1.25 KHz köşe frekansını verir. Teorik hesaplamalar bu kuralı sağlamadığı için $L = 700 \mu\text{H}$ ve $C = 30 \mu\text{F}$ olarak seçilmiştir ve bu değerlerin köşe frekansı 1098.83 Hz'dir.

6.7. Deneysel Çalışmada Kullanılan Yükler


Simülasyon ve deneysel çalışmalarda doğrusal yük olarak 10Ω 'luk direnç (%100 yük) ve 2.6KVA'lık (%50 yük) floresan lamba yükü kullanılmıştır. Doğrusal olmayan yüklerin devre şeması ise Şekil 6.11, Şekil 6.12, Şekil 6.13 ve Şekil 6.14'de verilmiştir. Doğrusal olmayan yük olarak Şekil 6.11, Şekil 6.12, Şekil 6.13'de görülen yüklerin tamamı ve Şekil 6.14'de görülen yükün %50'si girilmiştir. Bu yüklerin tamamı 5KVA'lık yani %100 yükü oluşturmaktadır. Şekil 6.11, Şekil 6.12 ve Şekil 6.13'de görülen yükler doğrultucu yükü çıkışına paralel olarak bağlanmış kondansatör ve lambalardan oluşmaktadır.



Şekil 6.11. Deneysel ve simülasyon çalışmalarında kullanılan doğrusal olmayan doğrultucu yükünün birinci bloğu .



Şekil 6.12. Deneysel ve simülasyon çalışmalarında kullanılan doğrusal olmayan doğrultucu yükünün ikinci bloğu.



Şekil 6.13. Deneysel ve simülasyon çalışmalarında kullanılan doğrusal olmayan doğrultucu yükünün üçüncü bloğu.

Şekil 6.11, Şekil 6.12’de görülen kondansatöre paralel olarak bağlanmış 200 W’lık lamba yüklerinin her birinin direnci 244 Ω’dur. Şekil 6.11’de 3300 µF’lık kondansatöre paralel bağlanmış olan lambaların toplam direnci;

$$244 + 244 = 488 \Omega \quad (6.9)$$

$$488 \Omega // 488 \Omega // 488 \Omega = 162.666 \Omega \quad (6.10)$$


Şekil 6.12’de 3300 µF’lık kondansatöre paralel bağlanmış olan lambaların toplam direnci;

$$488 \Omega // 488 \Omega = 244 \Omega \quad (6.11)$$

Şekil 6.13’de 1500 µF’lık kondansatöre paralel olarak bağlanmış direncin değeri (6.12) numaralı eşitlikte verilmiştir.

$$18 + 18 = 36 \Omega$$

(6.12)



Şekil 6.14. Deneysel ve simülasyon çalışmalarında kullanılan doğrusal olmayan tristör denetimli lamba yükü.

Şekil 6.14'de görülen tristör denetimli yükte 10 adet 200 W'lık paralel ampul bağlanmıştır. Bu ampullerin toplam direnci 24.4Ω 'dur.

BÖLÜM 7. KGK EVİRİCİSİNİN SAYISAL TABANLI DENETİMİNE İLİŞKİN SİMÜLASYON ve DENEY SONUÇLARI

7.1. Giriş


KGK'nın güç kalitesi, eviricinin denetim yönteminin seçimine bağlıdır. Genellikle, evirici tasarımında geleneksel analog denetim yöntemleri kullanılır. Ancak analog sistemlerin sıcaklık ve buna bağlı olarak elemanların yıpranması, sistemdeki eleman sayısının fazla olması, bir çok fiziksel kısmın ayarlanmak zorunda olması ve elektromanyetik girişimlere olan hassasiyet gibi dezavantajları vardır. Analog bir devre sıcaklıktan ya da elektromanyetik girişimden etkilendiğinde çıkış gerilimindeki doğru akım (DA) ofseti, çıkış anahtarlama frekansında değişim, çıkış gerilimindeki harmoniklerde artış gibi bir dizi problem ortaya çıkar. Bu nedenle, bütün bu dezavantajlardan kurtulmak için bu çalışmada, bütün denetimler sayısal olarak yapılmıştır.

Sayısal olarak denetlenen eviricilerin karakteristikleri, denetleyici işlemcisinin örnekleme zamanına ve denetleyici işlemcisinin işleme zamanının oluşturduğu zaman gecikmesine bağlıdır. Performansı artırmak için yapılacak temel işlem zaman gecikmesini ve örnekleme zamanını mümkün oldukça kısa tutmaktır. Bu nedenle, sayısal denetim yöntemleri için temel ihtiyaçlar, gürültünün tamamen yok edilmesi, zaman gecikmesinin giderilmesi ve basit bir denetim algoritmasıdır.

Bu bölümde, 5. Bölümde açıklanan üç farklı denetim şemalarıyla KGK eviricisinin sayısal tabanlı denetimine ilişkin simülasyon ve deneysel sonuçlarına yer verilmiştir. Burada, simülasyon ve deneysel çalışmalarda yapılan bütün işlemler sayısal olarak yapılmıştır. Üç farklı denetim yönteminin performansı 6. Bölümde verilen doğrusal, doğrusal olmayan ve floresan yükler altında test edilmiş ve her bir yük için elde edilen sonuçlar karşılaştırılmıştır.

7.2. İki Çevrimli Akım Tabanlı Denetim Yöntemi

Sayısal (DSP) tabanlı K GK evirici denetimi TMS320LF2407 işlemci kullanılarak gerçekleştirilmiştir. Şekil 7.1’de bu çalışmada önerilen ve kullanılan bütün denetim yöntemlerinin temeli olan iki çevrimli akım tabanlı denetim yönteminin DSP ile gerçekleştirilmesinin şeması görülmektedir. Bu şekilde, anlık evirici çıkışı V_o ve bobin akımı i_L gerilim ve akım algılayıcı yükselteç tarafından okunur ve düzenlenir. Algılanan gerilim ve akım işlemcinin (DSP) analog sayısal çevirici (ADC) kanallarına uygulanır. Okunan çıkış gerilimi sayısallaştırıldıktan sonra işlemci içerisinde üretilen referans sinüsoidal sinyal V_{ref} ile karşılaştırılır. Gerilim hata sinyali e , V_o ile V_{ref} arasındaki fark, PI1 gerilim denetleyicisine uygulanır.



Şekil 7.1. İki çevrimli akım tabanlı denetim yönteminin uygulama blok şeması.


Bu denetleyicinin çıkışı iç akım denetleyici çevriminin referans sinyalidir. Bu sinyal sayısallaştırılmış i_L bobin akımı ile karşılaştırılır ve fark (akım hata sinyali) PI2 akım denetleyici bloğuna uygulanır.

Bu akım denetleyici bloğunun çıkışı, eviricinin gerilim komut sinyalidir ve IGBT'lerin açık/kapalı olma sürelerini belirleyen DGM sinyalinin görev süresini belirlemede kullanılır. Akım denetleyici bloğunun çıkışı oransal bir değere dönüştürülür. DGM modülü, bu değeri içerde üretilen 20 KHz'lik üçgen dalga ile karşılaştırır. Bu karşılaştırmanın sonucu istenilen DGM sinyalidir. Bu DGM sinyali IGBT'nin açık/kapalı olma sürelerini denetler.


Bu çalışmada, akım çevriminin örnekleme frekansı 20 KHz, yani örnekleme zamanı 50 μ s olarak alınırken gerilim çevriminin örnekleme frekansı 10 KHz, yani örnekleme zamanı 100 μ s olarak alınmıştır. Simülasyonlarda ve deneysel çalışmalarda kullanılan parametreler Tablo 7.1'de verilmiştir.

Tablo 7.1. Simülasyon ve deney parametreleri.

Çıkış gerilimi	220 Vrms
Gücü	5 kVA
Filtre bobini	700 μ H
Filtre kondansatörü	30 μ F
R_L (bobinin ESR 'si)	0.0033 Ω
R_C (kondansatörün ESR 'si)	0.04 Ω
f_s (Anahtarlama frekansı)	20 KHz
L_s (Seri bobin)	770 μ H
R_y (Doğrusal yük)	10 Ω (5KVA, %100)
Doğrusal olmayan yük	5 KVA (%100)
K_{PV} (gerilim çevrimi P (oransal) kazancı)	4.6
K_{IV} (gerilim çevrimi I (integral) kazancı)	0.03
K_{PI} (akım çevrimi P (oransal) kazancı)	4.6
K_{II} (akım çevrimi I (integral) kazancı)	0.03



Şekil 7.2. Çıkış gerilimi ve yük akımının simülasyon grafikleri (doğrusal yük, $THD_V = \% 0.42$).



Şekil 7.3. Çıkış gerilimi ve yük akımının deney grafikleri (doğrusal yük, $THD_V = \%1.11$).

Şekil 7.2’de iki çevrimli akım tabanlı denetim yönteminin doğrusal yük altındaki çıkış gerilimi ve yük akımının simülasyon grafiği görülmektedir. Aynı denetim


yönteminin deneysel sonuçları Şekil 7.3’de verilmiştir. Her iki grafikte de 10Ω ’luk doğrusal yük 108° ’de uygulanmıştır. Simülasyon sonuçlarına göre yük girdiği anda 29.5A’lik bir tepe akımı çekerek çıkış gerilimini 61.1 V’luk bir düşmeyle 228.2V’a kadar düşürmüştür. Denetleyici 1.22 msn içerisinde çıkış geriliminin tekrar referans değerine ulaşmasını sağlamıştır. Deneysel çalışmalarda ise yük girdiği anda 35A’lik bir tepe akımı çekerek çıkış gerilimini 73.3V’luk bir düşmeyle 216V’a kadar düşürmüştür. Denetleyici çıkış gerilimini 1.33 msn içerisinde toparlayarak referans değerine oturtmuştur.

Şekil 7.4’de çıkış geriliminin harmonik derecesi ve değerleri liste halinde ve Şekil 7.5’de çıkış geriliminin THD_V harmonik spektrumu verilmiştir.


Doğrusal yükte simülasyonda elde edilen çıkış geriliminin THD_V değeri %0.42 iken aynı yük altında deneysel çalışmalarda elde edilen THD_V değeri %1.11’dir.

1:	100.00	2:	0.31	THD	1.11
3:	0.25	19:	0.06	35:	0.03
4:	0.50	20:	0.06	36:	0.02
5:	0.23	21:	0.06	37:	0.02
6:	0.54	22:	0.04	38:	0.03
7:	0.28	23:	0.04	39:	0.00
8:	0.20	24:	0.05	40:	0.02
9:	0.15	25:	0.04	41:	0.02
10:	0.39	26:	0.03	42:	0.02
11:	0.09	27:	0.03	43:	0.02
12:	0.24	28:	0.05	44:	0.02
13:	0.05	29:	0.03	45:	0.02
14:	0.19	30:	0.04	46:	0.02
15:	0.11	31:	0.01	47:	0.02
16:	0.13	32:	0.04	48:	0.02
17:	0.06	33:	0.01	49:	0.02
18:	0.10	34:	0.02	50:	0.01

Şekil 7.4. Çıkış geriliminin harmonik listesi (doğrusal yük).




Şekil 7.5. Çıkış geriliminin harmonik spektrumu (doğrusal yük).



Şekil 7.6. Çıkış gerilimi ve yük akımının simülasyon grafikleri (doğrusal olmayan yük, $THD_v = \%5,39$).

10-Jan-05
17:40:32



rms(4)	220.77 V
rms(3)	23.85 A
pF(4,3)	0.81
Freq(4)	50.01 Hz
apwr(4,3)	5.22526 kVA
10 ms	BWL
1	.5 V DC \times 100
2	10.0mV DC \times 10
3	250mV DC \times 100
4	90mV DC \times 10
3	DC 43.5 A \pm 10.0 A

Şekil 7.7. Çıkış gerilimi ve yük akımının deney grafikleri (doğrusal olmayan yük, $THD_V = \%5.56$).


Şekil 7.6'da İki Çevrimli Akım Tabanlı Denetim Yönteminin doğrusal olmayan yük altındaki çıkış gerilimi ve yük akımının simülasyon grafiği görülmektedir. Aynı denetim yönteminin deneysel sonuçları Şekil 7.7'de verilmiştir. Burada doğrusal olmayan yük sinüsoidal çıkış geriliminin pozitif ve negatif tepelerinde akım çekmektedir. Simülasyonda yükün çektiği akımın tepe değeri 50A iken deneylerde bu değer 52.1A olarak elde edilmiştir. Simülasyon ve deney sonuçlarının her ikisinde de yükün çektiği akım sinüsoidal çıkış sinyalinin tepelerinde çökmeler oluşturmuştur.

Şekil 7.8'de çıkış geriliminin harmonik derecesi ve değerleri liste halinde, Şekil 7.9'da çıkış geriliminin THD_V harmonik spektrumu verilmiştir.


Doğrusal olmayan yükte simülasyonda elde edilen çıkış geriliminin THD_v değeri %5.39 iken aynı yük altında deneysel çalışmalarda elde edilen THD_v değeri %5.56'dır.

1:	100.00	2:	0.33	THD	5.56
3:	3.60	19:	0.22	35:	0.08
4:	0.43	20:	0.09	36:	0.02
5:	2.40	21:	0.21	37:	0.06
6:	0.51	22:	0.01	38:	0.02
7:	1.17	23:	0.12	39:	0.04
8:	0.07	24:	0.05	40:	0.02
9:	2.14	25:	0.16	41:	0.02
10:	0.38	26:	0.03	42:	0.02
11:	1.46	27:	0.13	43:	0.04
12:	0.43	28:	0.03	44:	0.02
13:	1.24	29:	0.07	45:	0.06
14:	0.24	30:	0.00	46:	0.02
15:	0.79	31:	0.03	47:	0.02
16:	0.22	32:	0.02	48:	0.01
17:	0.85	33:	0.05	49:	0.02
18:	0.06	34:	0.02	50:	0.03


Şekil 7.8. Çıkış geriliminin harmonik listesi (doğrusal olmayan yük).



Şekil 7.9. Çıkış geriliminin harmonik spektrumu (doğrusal olmayan yük).



Şekil 7.10. Çıkış gerilimi ve yük akımının simülasyon grafikleri (floresan yük, $THD_v = \% 0.41$).




Şekil 7.11. Çıkış gerilimi ve yük akımının deney grafikleri (floresan yük, $THD_v = \% 1.52$).

Şekil 7.10'da iki çevrimli akım tabanlı denetim yönteminin 2.6 KVA'lık floresan lamba yükü altındaki çıkış gerilimi ve yük akımının simülasyon grafiği görülmektedir. Aynı denetim yönteminin deneysel sonuçları Şekil 7.11'de verilmiştir. Burada floresan lamba yükü 90° fazı kaymış olarak akım çekmektedir. Simülasyonda floresan lamba yükünün çektiği akımın tepe değeri 16.5A iken deneylerde bu değer 19A olarak elde edilmiştir.

1:	100.00	2:	0.34	THD	1.52
3:	0.63	19:	0.02	35:	0.04
4:	0.56	20:	0.01	36:	0.02
5:	0.20	21:	0.04	37:	0.04
6:	0.55	22:	0.02	38:	0.01
7:	0.42	23:	0.03	39:	0.03
8:	0.17	24:	0.03	40:	0.01
9:	0.30	25:	0.04	41:	0.03
10:	0.42	26:	0.03	42:	0.01
11:	0.47	27:	0.05	43:	0.04
12:	0.23	28:	0.02	44:	0.02
13:	0.49	29:	0.03	45:	0.03
14:	0.16	30:	0.03	46:	0.02
15:	0.30	31:	0.05	47:	0.04
16:	0.08	32:	0.01	48:	0.01
17:	0.11	33:	0.04	49:	0.02
18:	0.03	34:	0.01	50:	0.01

Şekil 7.12. Çıkış geriliminin harmonik listesi (floresan yük).




Şekil 7.13. Çıkış geriliminin harmonik spektrumu (floresan yük).

Şekil 7.12’de çıkış geriliminin harmonik derecesi ve değerleri liste halinde, Şekil 7.13’de çıkış geriliminin THD_V harmonik spektrumu verilmiştir.

Floresan lamba yükünde simülasyonda elde edilen çıkış geriliminin THD_V değeri %0.41 iken aynı yük altında deneysel çalışmalarda elde edilen THD_V değeri %1.52’dir.


7.3. Bulanık Kazanç Ayarlı PI Denetleyici

Bulanık Kazanç Ayarlı PI Denetleyici (Fuzzy gain scheduling of PI controller), 5. Bölümde de açıklandığı gibi İki Çevrimli Akım Tabanlı Denetim Yöntemindeki gerilim denetim çevriminde bulunan PI denetleyicinin K_p ve K_i kazançları BMD tarafından belirlenmektedir. Bu yöntemde kazanç ayarlamadan (gain scheduling) yararlanılmıştır.



Şekil 7.14. Çıkış gerilimi ve yük akımının simülasyon grafikleri (doğrusal yük, THD_V = %0.45).

10-Jan-05
19:26:39



Şekil 7.15. Çıkış gerilimi ve yük akımının deney grafikleri (doğrusal yük, $THD_V = \%1.48$).


Şekil 7.14’de Bulanık Kazanç Ayarlı PI Denetim Yönteminin doğrusal yük altındaki çıkış gerilimi ve yük akımının simülasyon grafiği görülmektedir. Aynı denetim yönteminin deneysel sonuçları Şekil 7.15’de verilmiştir. Her iki grafikte de 10Ω ’luk doğrusal yük 108° ’de uygulanmıştır. Simülasyon sonuçlarına göre yük girdiği anda $29.7A$ ’lik bir akım çekerek çıkış gerilimini $40.8V$ ’luk bir düşmeyle $252V$ ’a kadar düşürmüştür. Denetleyici 1.16 msn içerisinde çıkış geriliminin tekrar referans değerine ulaşmasını sağlamıştır. Deneysel çalışmalarda ise yük girdiği anda $35A$ ’lik bir tepe akımı çekerek çıkış gerilimini $51.1V$ ’luk bir düşmeyle $241.7V$ ’a kadar düşürmüştür. Denetleyici çıkış gerilimini 1.42 msn içerisinde toparlayarak referans değerine oturtmuştur.

Şekil 7.16’da çıkış geriliminin harmonik derecesi ve değerleri liste halinde, Şekil 7.17’de çıkış geriliminin THD_V harmonik spektrumu verilmiştir.


Doğrusal yükte simülasyonda elde edilen çıkış geriliminin THD_v değeri %0.45 iken aynı yük altında deneysel çalışmalarda elde edilen THD_v değeri %1.48'dir.

1:	100.00	2:	0.33	THD:	1.48
3:	0.73	19:	0.07	35:	0.10
4:	0.54	20:	0.02	36:	0.05
5:	0.42	21:	0.08	37:	0.11
6:	0.64	22:	0.04	38:	0.05
7:	0.29	23:	0.07	39:	0.11
8:	0.17	24:	0.06	40:	0.07
9:	0.21	25:	0.08	41:	0.08
10:	0.38	26:	0.06	42:	0.05
11:	0.31	27:	0.08	43:	0.08
12:	0.22	28:	0.05	44:	0.04
13:	0.16	29:	0.08	45:	0.08
14:	0.19	30:	0.06	46:	0.04
15:	0.06	31:	0.09	47:	0.06
16:	0.11	32:	0.05	48:	0.02
17:	0.05	33:	0.10	49:	0.05
18:	0.08	34:	0.06	50:	0.01


Şekil 7.16. Çıkış geriliminin harmonik listesi (doğrusal yük).



Şekil 7.17. Çıkış geriliminin harmonik spektrumu (doğrusal yük).



Şekil 7.18. Çıkış gerilimi ve yük akımının simülasyon grafikleri (doğrusal olmayan yük, $THD_V = \% 0.95$).




Şekil 7.19. Çıkış gerilimi ve yük akımının deney grafikleri (doğrusal olmayan yük, $THD_V = \%1.66$).

Şekil 7.18’de Bulanık Kazanç Ayarlı PI Denetim Yönteminin doğrusal olmayan yük altındaki çıkış gerilimi ve yük akımının simülasyon grafiği görülmektedir. Aynı denetim yönteminin deneysel sonuçları Şekil 7.19’da verilmiştir. Burada doğrusal olmayan yük sinüsoidal çıkış geriliminin pozitif

1:	100.00	2:	0.35	THD	1.66
3:	0.46	19:	0.23	35:	0.11
4:	0.55	20:	0.02	36:	0.04
5:	0.62	21:	0.14	37:	0.11
6:	0.67	22:	0.03	38:	0.03
7:	0.41	23:	0.06	39:	0.08
8:	0.26	24:	0.07	40:	0.01
9:	0.21	25:	0.13	41:	0.07
10:	0.25	26:	0.05	42:	0.05
11:	0.66	27:	0.10	43:	0.06
12:	0.22	28:	0.04	44:	0.02
13:	0.33	29:	0.13	45:	0.08
14:	0.28	30:	0.01	46:	0.02
15:	0.20	31:	0.07	47:	0.06
16:	0.15	32:	0.03	48:	0.04
17:	0.12	33:	0.03	49:	0.04
18:	0.02	34:	0.04	50:	0.00

Şekil 7.20. Çıkış geriliminin harmonik listesi (doğrusal olmayan yük).




Şekil 7.21. Çıkış geriliminin THD_v harmonik spektrumu (doğrusal olmayan yük).

ve negatif tepelerinde akım çekmektedir. Simülasyonda yük akımının çektiği akımın tepe değeri 56.25A iken deneylerde bu değer 63.2A olarak elde edilmiştir. Bu denetim yönteminde, simülasyon ve deney sonuçlarının her ikisinde de yükün akım çektiği sinüsoidal çıkış sinyalinin tepelerinde çökmeler oluşmamıştır.

Şekil 7.20'de çıkış geriliminin harmonik derecesi ve değerleri liste halinde, Şekil 7.21'de ise çıkış geriliminin THD_V harmonik spektrumu verilmiştir.

Doğrusal olmayan yükte simülasyonda elde edilen çıkış geriliminin THD_V değeri %0.95 iken aynı yük altında deneysel çalışmalarda elde edilen THD_V değeri %1.66'dır.




Şekil 7.22. Çıkış gerilimi ve yük akımının simülasyon grafikleri (floresan yük, THD_V = % 0.38) .

Şekil 7.22'de Bulanık Kazanç Ayarlı PI Denetleyici ile eviricinin 2.6 kVA'lık floresan lamba yükü altındaki çıkış gerilimi ve yük akımının simülasyon grafiği görülmektedir. Aynı denetim yönteminin deneysel sonuçları Şekil 7.23'de verilmiştir. Burada floresan lamba yükü fazı 90° kaymış akım çekmektedir. Simülasyonlard, floresan lamba yükünün çektiği akımın tepe değeri 16.8A iken deneylerde bu değer 20A olarak elde edilmiştir.

Şekil 7.24'de çıkış geriliminin harmonik derecesi ve değerleri liste halinde, Şekil 7.25'de çıkış geriliminin THD_V harmonik spektrumu verilmiştir.

10-Jan-85
18:22:07




rms(4) 223.14 V
rms(3) 12.17 A
pF(4.3) 0.47
Freq(4) 50.01 Hz
10 ms BWL apwr(4.3) 2.71521 kVA

1 5 V DC 100
2 10.0mV DC 100
3 100mV DC 100
4 90mV DC 100
3 DC 12.4 A
H'OFF 1 evts

Şekil 7.23. Çıkış gerilimi ve yük akımının deney grafikleri (floresan yük, $THD_V = \% 1.48$).

1:	100.00	2:	0.34	THD	1.48
3:	0.65	19:	0.03	35:	0.03
4:	0.54	20:	0.04	36:	0.03
5:	0.53	21:	0.02	37:	0.03
6:	0.74	22:	0.03	38:	0.03
7:	0.16	23:	0.04	39:	0.01
8:	0.19	24:	0.05	40:	0.01
9:	0.17	25:	0.08	41:	0.01
10:	0.24	26:	0.04	42:	0.04
11:	0.43	27:	0.07	43:	0.02
12:	0.12	28:	0.02	44:	0.02
13:	0.27	29:	0.04	45:	0.02
14:	0.15	30:	0.03	46:	0.02
15:	0.11	31:	0.06	47:	0.00
16:	0.14	32:	0.04	48:	0.02
17:	0.11	33:	0.04	49:	0.01
18:	0.02	34:	0.00	50:	0.01

Şekil 7.24. Çıkış geriliminin harmonik listesi (floresan yük).




Şekil 7.25. Çıkış geriliminin harmonik spektrumu (floresan yük).

Floresan lamba yükünde simülasyonda elde edilen çıkış geriliminin THD_V değeri %0.38 iken aynı yük altında deneysel çalışmalarda elde edilen THD_V değeri %1.48'dir.


7.4. BMD ile Gerilim Geri Besleme Kazancının Ayarlanması

Bu denetim yönteminde, İki Çevrimli Akım Tabanlı Denetim Yöntemi temel alınarak gerilim geri besleme kazancı, K_2 BMD tarafından ayarlanmaktadır. Bu yöntem Bölüm 5'de daha ayrıntılı açıklanmıştır.

Şekil 7.26'da Gerilim Geri Besleme Kazancının BMD İle Ayarlandığı Denetim Yönteminin doğrusal yük altındaki çıkış gerilimi ve yük akımının simülasyon grafiği görülmektedir. Aynı denetim yönteminin deneysel sonuçları Şekil 7.27'de verilmiştir. Her iki grafikte de 10Ω 'luk doğrusal yük 108° 'de uygulanmıştır. Simülasyon sonuçlarına göre yük girdiği anda 29.8A'lık bir akım çekerek çıkış gerilimini 40.8V'luk bir düşmeyle 252V'a kadar düşürmüştür. Denetleyici 1.15 ms içinde çıkış geriliminin tekrar referans değerine ulaşmasını sağlamıştır. Deneysel



Şekil 7.26. Çıkış gerilimi ve yük akımının simülasyon grafikleri (doğrusal yük, $THD_V = \% 0.48$)



Şekil 7.27. Çıkış gerilimi ve yük akımının deney grafikleri (doğrusal yük, $THD_V = \%1.45$).


çalışmalarda ise yük girdiği anda 35A'lık bir akım çekerek çıkış gerilimini 50.3V'luk bir düşmeyle 242.5V'a kadar düşürmüştür. Denetleyici çıkış gerilimini 1.4msn içerisinde toparlayarak referans değerine oturtmuştur.

Şekil 7.28'de çıkış geriliminin harmonik derecesi ve değerleri liste halinde, Şekil 7.29'da çıkış geriliminin THD_v harmonik spektrumu verilmiştir.


Doğrusal yükte simülasyonlarda elde edilen çıkış geriliminin THD_v değeri % 0.48 iken aynı yük altında deneysel çalışmalarda elde edilen THD_v değeri %1.45'dir.

1:	100.00	2:	0.29	THD	1.45
3:	0.38	19:	0.11	35:	0.10
4:	0.50	20:	0.05	36:	0.07
5:	0.27	21:	0.10	37:	0.10
6:	0.56	22:	0.04	38:	0.07
7:	0.25	23:	0.09	39:	0.07
8:	0.13	24:	0.06	40:	0.05
9:	0.21	25:	0.10	41:	0.07
10:	0.41	26:	0.06	42:	0.05
11:	0.29	27:	0.11	43:	0.06
12:	0.41	28:	0.08	44:	0.04
13:	0.34	29:	0.11	45:	0.06
14:	0.55	30:	0.06	46:	0.05
15:	0.16	31:	0.11	47:	0.05
16:	0.23	32:	0.06	48:	0.02
17:	0.11	33:	0.11	49:	0.05
18:	0.10	34:	0.07	50:	0.02


Şekil 7.28. Çıkış geriliminin harmonik listesi (doğrusal yük).



Şekil 7.29. Çıkış geriliminin harmonik spektrumu (doğrusal yük).



Şekil 7.30. Çıkış gerilimi ve yük akımının simülasyon grafikleri (doğrusal olmayan yük, $THD_V = \%0.93$).




Şekil 7.31. Çıkış gerilimi ve yük akımının deney grafikleri (doğrusal olmayan yük, $THD_V = \%1.54$).

Şekil 7.30'da Gerilim Geri Besleme Kazancının BMD İle Ayarlandığı Denetim Yönteminin doğrusal olmayan yük altındaki çıkış gerilimi ve yük akımının simülasyon grafiği görülmektedir. Aynı denetim yönteminin deneysel sonuçları Şekil 7.31'de verilmiştir. Burada doğrusal olmayan yük sinüsoidal çıkış geriliminin pozitif ve negatif tepelerinde akım çekmektedir. Simülasyonda yükün çektiği akımın tepe değeri 55A iken deneylerde bu değer 63.4A olarak elde edilmiştir. Bu denetim yönteminde, simülasyon ve deney sonuçlarının her ikisinde de yükün akım çektiği sinüsoidal çıkış sinyalinin tepelerinde çökmeler oluşmamıştır.

1:	100.00	2:	0.34	THD	1.54
3:	0.33	19:	0.21	35:	0.14
4:	0.57	20:	0.03	36:	0.06
5:	0.64	21:	0.10	37:	0.11
6:	0.71	22:	0.03	38:	0.04
7:	0.40	23:	0.05	39:	0.06
8:	0.22	24:	0.04	40:	0.01
9:	0.21	25:	0.16	41:	0.06
10:	0.20	26:	0.04	42:	0.04
11:	0.50	27:	0.13	43:	0.06
12:	0.16	28:	0.06	44:	0.04
13:	0.22	29:	0.14	45:	0.06
14:	0.21	30:	0.02	46:	0.03
15:	0.17	31:	0.07	47:	0.06
16:	0.13	32:	0.03	48:	0.04
17:	0.12	33:	0.08	49:	0.04
18:	0.02	34:	0.05	50:	0.01


Şekil 7.32. Çıkış geriliminin harmonik grafiği (doğrusal olmayan yük).

Şekil 7.32'de çıkış geriliminin harmonik derecesi ve değerleri liste halinde, Şekil 7.33'de çıkış geriliminin THD_V harmonik spektrumu verilmiştir.




Şekil 7.33. Çıkış geriliminin harmonik spektrumu (doğrusal olmayan yük).

Şekil 7.34'de Gerilim Geri Besleme Kazancının BMD İle Ayarlandığı Denetim Yöntemi ile eviricinin 2.6 kVA'lık floresan lamba yükü altındaki çıkış gerilimi ve yük akımının simülasyon grafiği görülmektedir. Aynı denetim yönteminin deneysel sonuçları Şekil 7.35'de verilmiştir. Burada floresan lamba yükü fazı 90° kaymış akım çekmektedir. Simülasyonda floresan lamba yükünün çektiği akımın tepe değeri 16.9A iken deneylerde bu değer 19A olarak elde edilmiştir.



Şekil 7.34. Çıkış gerilimi ve yük akımının deney grafikleri (floresan yük, $THD_v = \%0.37$).

10-Jan-05
18:42:01



rms(4) 223.14 V
rms(3) 11.93 A
pF(4,3) 0.48
Freq(4) 50.02 Hz
10 ms BWL apwr(4,3) 2.66639 kVA

1 5 V DC 50
2 10.0mV DC 50
3 100mV DC 50
4 90mV DC 50
3 DC 12.4 A
H'OFF 1 svts


Şekil 7.35. Çıkış gerilimi ve yük akımının deney grafikleri (floresan yük, $THD_V = \%1.45$).

1:	100.00	2:	0.35	THD	1.45
3:	0.76	19:	0.06	35:	0.04
4:	0.36	20:	0.02	36:	0.02
5:	0.59	21:	0.04	37:	0.03
6:	0.72	22:	0.02	38:	0.02
7:	0.19	23:	0.04	39:	0.03
8:	0.23	24:	0.06	40:	0.02
9:	0.21	25:	0.05	41:	0.02
10:	0.23	26:	0.04	42:	0.02
11:	0.23	27:	0.06	43:	0.00
12:	0.08	28:	0.03	44:	0.02
13:	0.05	29:	0.05	45:	0.02
14:	0.27	30:	0.03	46:	0.02
15:	0.48	31:	0.05	47:	0.01
16:	0.17	32:	0.03	48:	0.01
17:	0.32	33:	0.05	49:	0.01
18:	0.12	34:	0.02	50:	0.01

Şekil 7.36. Çıkış geriliminin harmonik listesi (floresan yük).

Şekil 7.36'da çıkış geriliminin harmonik derecesi ve değerleri liste halinde, Şekil 7.37'de çıkış geriliminin THD_V harmonik spektrumu verilmiştir.

Floresan lamba yükünde simülasyonda elde edilen çıkış geriliminin THD_V değeri %0.37 iken aynı yük altında deneysel çalışmalarda elde edilen THD_V değeri %1.45'dir.



Şekil 7.37. Çıkış geriliminin harmonik spektrumu (floresan yük).


7.5. Simülasyon ve Deneysel Sonuçlarının Değerlendirilmesi

Bu çalışmada KGK eviricisinin denetiminde yukarıda simülasyon ve uygulama sonuçlarının verildiği üç yöntem kullanılmıştır. Bu yöntemlerin en önemli performans kriteri olan THD_V harmonik spektrumu her yöntemde, her yük için ayrı ayrı verilmiştir. Ayrıca bütün denetim yöntemlerinin her yük için THD_V harmonik spektrumu verilmiştir. Bu grafikler doğrusal yük, doğrusal olmayan yük ve floresan yükü için sırasıyla Şekil 7.38, Şekil 7.39 ve Şekil 7.40'da görülmektedir. Bu grafiklerde görülen her seri farklı bir denetim yöntemini ifade etmektedir. Seri numaralarına göre denetim yöntemi şu şekilde sıralanabilir:


Seri 1: İki Çevrimli Akım Tabanlı Denetim Yöntemi

Seri 2: Bulanık Kazanç Ayarlı PI Denetleyici


Seri 3: BMD İle Gerilim Geri Besleme Kazancının Ayarlanması



Şekil 7.38. Kullanılan bütün yöntemler için çıkış geriliminin THD_v harmonik spektrumu (doğrusal yük).



Şekil 7.39. Kullanılan bütün yöntemler için çıkış geriliminin THD_v harmonik spektrumu (doğrusal olmayan yük).



Şekil 7.40. Kullanılan bütün yöntemler için çıkış geriliminin THD_v harmonik spektrumu (floresan yük).

Tablo 7.2. Uygulanan bütün yöntemlerde elde edilen THD_v değerleri

	İki Çev.Ak.Tab.Den. THD _v (%)		Bul. Kaz.Ayarlı PI Den. THD _v (%)		BMD İle Ger. Geri Bes. Kaz. Ayar. THD _v (%)	
	Sim.	Deney	Sim.	Deney	Sim.	Deney
Doğ. Yük	0.42	1.11	0.45	1.48	0.48	1.45
Doğ. Olm. yük	5.39	5.56	0.95	1.66	0.93	1.54
Flu. yükü	0.41	1.52	0.38	1.48	0.37	1.45

Tablo 7.2’de bütün yöntemler için simülasyon ve deney sonuçlarından elde edilen çıkış geriliminin THD_v değerleri verilmiştir. Tablo 7.3’de uygulanan bütün yöntemler için doğrusal yükün girdiği andaki çıkış geriliminde oluşan maksimum düşmenin % olarak değeri ve oturma zamanı görülmektedir.

Tablo 7.3. Uygulanan bütün yöntemlerde doğrusal yükün girdiği anda elde edilen maksimum düşme miktarı ve oturma zamanı.

	İki Çev.Akım.Tab.Den.		Bul. Kaz.Ayarlı PI Den.		BMD İle Ger.Geri Bes. Kaz. Ayar.	
	Sim.	Deney	Sim.	Deney	Sim.	Deney
Düş. mik. (%)	21.11	24.19	13.08	17.45	12.5	17.16
Otur. zam. (msn)	1.22	1.33	1.16	1.42	1.15	1.4

Daha önce kullanılan evirici denetim yöntemlerinden ölü atım (deadbeat) denetimi yük bozucularına ve doğrusal olmayan yüklere karşı çok hızlı cevap verir. Ancak, bu denetim yaklaşımında, denetim sinyali DGM evirici yük modeline bağlıdır ve sistemin performansı parametre ve yük değişimlerine karşı duyarlıdır. Tekrarlanır (repetitive) denetim yöntemi yüksek kalitede sinüsoidal çıkış gerilimi sağlarken dinamik cevabı çok yavaştır.

İki Çevrimli Akım Tabanlı Denetim Yönteminin sağladığı avantajlar ise 5. Bölümde 5.3. numaralı kısımda açıklanmıştı. Filtre bobinin iç akım denetim çevriminin içinde saklı olması dış gerilim denetim çevriminin tasarımını basitleştirirken KGK performansını da daha iyi dinamikler, ölü zaman etkileri ve DA bara salınımlarını iyileştirmede kullanılan ileri yönde besleme gibi bir çok açıdan geliştirir. Bulanık mantık ise doğrusal olmayan durumların üstesinden gelebilir ve matematiksel modele ihtiyaç duymaz. Kurallar Eğer-O Halde şeklinde yazılır ve anlaşılır bir gösterimi vardır. Bulanık mantık denetleyici dilsel denetim stratejisini otomatik denetim stratejisine dönüştürür. Dilsel denetim stratejisi ise uzman bilgisi ve deneyimine dayalıdır.

Sayısal denetim, denetleyici kartındaki donanımın basitleştirilmesi, buna bağlı olarak kullanılan malzeme sayısında azalma görülmesi ve maliyetin düşmesi gibi üstünlüklere sahiptir. Buna karşın, analog sistemlerin sıcaklıktan ya da

elektromanyetik girişimden çabuk etkilenmeleri ve bu nedenle çabuk bozulmaları, devredeki eleman sayısının fazla olması gibi dezavantajları bulunmaktadır.

Bu çalışmada, İki Çevrimli Akım Tabanlı Denetim Yönteminin ve BMD'nin sağladığı avantajlar birleştirilerek iki farklı denetim şeması geliştirilmiştir. Bu denetim şemaları klasik ve modern denetim yöntemlerinin bir arada kullanılmasını ve eviricinin uyarlanır (adaptif) olarak denetlenmesini sağlamıştır. Bu denetim şemalarından birincisi, Bulanık Kazanç Ayarlı PI Denetleyicidir. Bu denetleyicide, gerilim çevriminin PI denetleyicisinin K_p ve K_i parametreleri BMD tarafından ayarlanmaktadır. Diğer denetim şeması ise BMD ile Gerilim Geri Besleme Kazancının Ayarlanmasıdır ve bu denetim şemasında ise gerilim çevriminin geri besleme kazancı BMD tarafından ayarlanmaktadır. Her iki denetim şemasında da BMD'nin giriş değişkenleri e (gerilim hatası) ve de (gerilim hatasının değişimi)'dir.

Simülasyon ve deneysel çalışmalardan elde edilen sonuçların farklı olmasının sebebi simülasyon çalışmalarının ideal ortamda yapılmasıdır. Elde edilen grafik ve tablolara bakıldığında doğrusal yükte simülasyonda elde edilen %0.42 ve deneylerde elde edilen %1.11 THD_v değerleriyle İki Çevrimli Akım Tabanlı Denetim Yöntemi en iyi sonucu vermiştir. Ancak doğrusal yükün girdiği andaki maksimum düşme oranı ve oturma zamanına bakıldığında simülasyonlarda %12.5, deneylerde %17.16 düşme oranı ve simülasyonlarda 1.15, deneylerde 1.4 msn oturma zamanı ile BMD ile Gerilim Geri Besleme Kazancının Ayarlandığı Denetim Yöntemi en iyi sonucu vermiştir.

Doğrusal olmayan yükte, simülasyonlarda elde edilen %0.93 ve deneylerde elde edilen %1.54 THD_v değerleriyle en iyi sonuç BMD ile Gerilim Geri Besleme Kazancının Ayarlandığı Denetim Yönteminde elde edilmiştir.

Floresan yükünde de, simülasyonlarda elde edilen %0.37 ve deneylerde elde edilen %1.45 THD_v değerleriyle BMD ile Gerilim Geri Besleme Kazancının Ayarlandığı Denetim Yöntemi diğer yöntemlere üstünlük sağlamıştır.

Bu çalışmada, BMD'nin kullanıldığı her iki yöntem de İki Çevrimli Akım Tabanlı Denetim Yöntemine göre daha iyi sonuç vermiştir. Bulanık Kazanç Ayarlı PI Denetleyici ve BMD ile Gerilim Geri Besleme Kazancının Ayarlandığı Denetim yöntemlerinin performansları arasında önemli farklılıklar görülmemiştir.

Sonuç olarak, İki Çevrimli Akım Tabanlı Denetim Yönteminin, BMD'nin ve sayısal denetimin sağladığı avantajlar bu çalışmada birleştirilmiş ve oldukça başarılı sonuçlar alınmıştır. Kullanılan denetim şemalarında BMD sistemin dinamik davranışını geliştirmiştir ve özellikle doğrusal olmayan yüklerde çok etkili olmuştur. Gerçek hayatta doğrusal olmayan yüklerle karşılaştırıldığında doğrusal yüklerin sayısı yok denecek kadar azdır. Ayrıca doğrusal yükler, eviricinin verdiği gerilimin dalga formuyla aynı dalga formunda akım çekmeleri sebebiyle fazla harmonik üretmezler. Bu nedenle, denetleyicinin doğrusal olmayan yüklerdeki performansı çok daha önemlidir. Böylece, yapılan bütün simülasyon ve deneysel sonuçlara göre KGK eviricisinin denetiminde en iyi sonucu veren yöntem BMD ile Gerilim Geri Besleme Kazancının Ayarlandığı Denetim Yöntemidir. Ancak, Bulanık Kazanç Ayarlı PI Denetleyicinin performansı da 3. Bölümde verilen IEEE Std 519-1992 gerilim harmonik standartlarını sağlamıştır ve oldukça tatmin edicidir.

SONUÇLAR VE ÖNERİLER

Gelişen teknolojiyle birlikte artan olanakların yanı sıra karşılaşılan en önemli sorunlardan biri elektrik gücü ile çalışan bazı cihaz ve sistemlerin beslemede görülebilecek çok kısa süreli aksamalardan bile etkilenmeleridir. Enerji kesintisinin ciddi hayati sorunlara yol açabileceği sistemler arasında hayat destek üniteleri, medikal cihazlar, havayolu bilgisayarları sayılabilir. Örneğin bir hasta, yoğun bakımda hayat destek ünitelerine bağlı yaşarken ya da bir uçak inişe geçerken gerekli bilgilerin aktarılması sırasında ortaya çıkabilecek bir enerji kesintisi hayati öneme sahiptir.

Şebeke kesintileri ya da şebekede oluşan arızalar endüstriyel otomasyon sistemlerinde verimi büyük oranda etkilemektedir. Sürekli çalışması gereken sistemlerde enerji kesintisi sonucu oluşan malzeme ve iş gücü kayıpları ciddi boyutlara ulaşmaktadır. Hem hayati öneme sahip kuruluşlarda hem de endüstriyel uygulamalarda her geçen gün daha yaygın kullanım alanına sahip olan KGK'lar bankacılık işletmeciliği gibi enerji kesintisinden çabuk etkilenen kritik yüklerin bulunduğu yerlerde daha da yaygın olarak kullanılmaktadır. Çok kısa süreli enerji kesintileri bile hassas cihazlardaki verilerin yok olmasına ve hatalı verilerin oluşmasına yol açmaktadır. KGK'lar bütün bu gereksinimlerin zorlayarak ortaya çıkardığı cihazlardır.

Bu çalışmada, bu kadar hayati ve ekonomik öneme sahip olan KGK'ların çıkış katı olan eviricinin sayısal tabanlı denetimi yapılmıştır. Eviricinin görevi sağlanan DA (Doğru Akım) enerjisinden istenen standart etkin gerilim ve frekans değerinde (220 V, 50Hz) AA (Alternatif Akım) dalga şeklini üretmektir. Bu çalışmada da istenilen frekans ve genlikte temiz sinüsoidal bir gerilim elde etmek için eviricinin denetiminde üç farklı yöntem kullanılmıştır. Bu yöntemlerin doğrusal, doğrusal olmayan ve floresan yükleri altında simülasyon ve deneyleri yapılmış, kullanılan

yöntemlerin performansları karşılaştırılmıştır. Deneylerde kullanılan denetleyici kartında TI'nın TMS320LF2407 DSP işlemcisi kullanılmıştır.

Bu konuda şimdiye kadar yapılmış olan çalışmalarda 1.Bölümde de verildiği gibi bir çok farklı denetim yöntem ve teknikleri kullanılmış ve iyi sonuçlar alınmıştır. Bu doktora tez çalışmasında ise klasik ve bulanık mantık denetleyiciler birlikte kullanılarak farklı bir yaklaşım sunulmuş ve IEEE Std 519-1992 gerilim harmonik standardına uygun THD_v değerleri elde edilerek iyileştirme gerçekleştirilmiştir.

Eviricinin denetimi öncelikle klasik PI denetleyicilerin kullanıldığı İki Çevrimli Akım Tabanlı Denetim Yöntemi ile yapılmıştır. Bu yöntemde, yöntemin adından da anlaşılacağı gibi gerilim ve akım olmak üzere iki çevrim bulunmaktadır. Gerilim çevriminde, eviricinin çıkış gerilimi okunarak içerde üretilen referans sinüsoidal sinyal ile karşılaştırılmakta ve elde edilen hata, gerilim çevriminin PI denetleyicisine uygulanmaktadır. Bu PI denetleyicisinin çıkışı akım çevriminin referans sinyalidir. Akım çevriminde ise eviricinin filtre bobininin akımı okunarak gerilim çevriminin PI denetleyicisinin çıkışıyla karşılaştırılmakta ve elde edilen hata, akım çevrimi PI denetleyicisine verilmektedir. Akım çevrimi denetleyicisinin çıkışı da 20 KHz'lik üçgen dalgayla karşılaştırılarak eviricinin anahtarlama elemanlarının (IGBT) açık/kapalı olma sürelerini belirleyen gerekli DGM sinyalleri üretilmektedir.

Daha sonra bu klasik denetim yöntemine BMD eklenerek klasik ve modern denetim yöntemleri birlikte kullanılmıştır. İlk olarak gerilim çevriminin PI denetleyici parametrelerinin BMD tarafından belirlendiği Bulanık Kazanç Ayarlı PI Denetleyici geliştirilmiştir. Bu yöntemde kazanç ayarlama (gain scheduling)'dan yararlanılmış ve böylece eviricinin uyarlanır (adaptif) denetim kullanılarak denetlenmesi sağlanmıştır. Bu yöntemde, BMD'nin giriş değişkenleri gerilim hatası, e ve gerilim hatasının değişimi, de , çıkış değişkenleri gerilim çevriminin PI denetleyicisinin K_p ve K_i kazançları olarak alınmıştır. Ardından, yine İki Çevrimli Akım Tabanlı Denetim Yöntemindeki gerilim çevriminin geri besleme kazancının BMD tarafından ayarlandığı farklı bir denetim şeması daha geliştirilmiştir. Bu şemada da BMD'nin giriş değişkenleri yine gerilim hatası, e ve gerilim hatasının değişimi, de , çıkış değişkeni ise gerilim geri besleme kazancı, K_2 'dir. Bu denetim şemasında, gerilim

hatası ve gerilim hatasını deęişimine göre geri besleme geriliminin kazancı K_2 de deęişmektedir.

3. bölümde verilen IEEE Std 519-1992 gerilim harmonik standardına göre THD_V 'nin sınırı doğrusal yükler için %3, doğrusal olmayan yükler için %5 olarak belirlenmiştir. Bu çalışmada yapılan deneysel ve simülasyon çalışmalarında elde edilen sonuçlara göre bu standardı BMD'nin kullanıldığı her iki denetim yöntemi de sağlamıştır. Ancak en iyi sonuçlar BMD ile Gerilim Geri Besleme Kazancının Ayarlandığı Denetim Yönteminde elde edilmiştir.

Sonuç olarak, bu çalışmada İki Çevrimli Akım Tabanlı Denetim Yönteminin, BMD'nin ve sayısal denetimin sağladığı avantajlar aynı denetim yöntemi altında birleştirilmiştir. Bu nedenle, yapılan simülasyon ve deneyler oldukça başarılı ve tatmin edici sonuçlar vermiştir. Sadece klasik PI denetleyicilerin kullanıldığı İki Çevrimli Akım Tabanlı Denetim Yönteminde elde edilen THD_V değerleri IEEE Std 519-1992 gerilim harmonik standardının dışında kalmıştır. Ancak bu yöntem modern denetim yöntemlerinden BMD eklendiğinde sabit genlik ve frekanslı, daha iyi gerilim regülasyonlu ve daha düşük THD_V 'li düzgün sinüsoidal bir çıkış gerilimi elde edilmiştir. BMD, özellikle doğrusal olmayan yüklerde eviricinin dinamik cevabını geliştirmiş ve düşük THD_V değeri elde edilmesini sağlamıştır. Bu da klasik denetim yönteminin doğrusal olmayan yüklerde tek başına yeterli olmadığını, klasik ve modern denetim yöntemlerinin birlikte kullanılarak daha iyi sonuçlara ulaşılabileceğinin göstergesidir. Bundan sonra yapılacak olan çalışmalarda bu yöntemlere ek olarak bir de tekrarlayıcı (repetitive) denetleyici eklenirse çıkış gerilimindeki tekrarlanan periyodik hatalar da filtrelenerek daha düzgün ve kaliteli bir çıkış gerilimi elde edilebilir.

Bu tez çalışması, bu konuda bundan sonra yapılacak olan çalışmalara referans olacaktır.

KİŞİSEL YAYINLAR

1. BOLAT, E. D., ERTUNÇ, H. M., 2005. Implementation of Current Mode Fuzzy-Tuning PI Control of Single Phase UPS Inverter Using DSP. KES 2005 Ninth-International Conference on Knowledge-Based Intelligent Information & Engineering Systems, 14-16 September, 2005. Hilton on the Park, Melbourne, Australia.(Kabul edildi. AI'da Lecture Notes olarak basılacak.)
2. BOLAT, E. D., UNAN, S., BOLAT, Y., ERTUNÇ, H. M., 2005. Tek Fazlı KGK Eviricisinin Bulanık Ayarlı PI Denetleyici Kullanılarak Geliştirilmiş Akım Tabanlı Kontrolü. EVK 2005, 1. Enerji Verimliliği ve Kalitesi Sempozyumu, 17-18 Mayıs 2005, KOCAELİ.
3. BOLAT, E. D., BOLAT, Y., ERTUNÇ, H. M., 2004. Double Loop Current Mode Control Scheme for Single Phase UPS Inverter. 9th Mechatronics Forum International Conference , August 30-September 1 2004, Ankara, Turkey.
4. BOLAT, E. D., BOLAT, Y., ERTUNÇ, H. M., 2004. Tek Fazlı KGK Eviricisinin İki Çevrimli Akım Tabanlı Kontrolü. Yedinci Ulusal Mekatronik Tasarım ve Modelleme Kongresi, MDM2004,30 Ağustos-1 Eylül 2004, Ankara,Türkiye.
5. BOLAT, E. D., BOLAT, Y., ERTUNÇ, H. M., 2002. KGK Eviricisinin Doğrusal ve Doğrusal Olmayan Yükler İçin Kontrolü. GAP IV. Mühendislik Kongresi,6-8 Haziran 2002. Şanlıurfa, Türkiye.

KAYNAKLAR

1. PCTI (POWER CONVERSION TECHNOLOGIES, INC.), 2005.
<http://www.gopcti.com/DSP.htm>
2. GLOBALSPEC, 2005. The Engineering Search Engine,
<http://semiconductors.globalspec.com>.
3. PROUSALIDIS, J., HATZILAU, I.K. and PERROS, S, 2005. Harmonic Electric Power Quality Concepts for the Electrified Ships (AES).
www.cedrat.com/software/pscad/pdf/Aespq_final.pdf
4. NAGAR, P., 2005. IGBTs Or MOSFETs:Making the Right Choice,
<http://www.electronicsforu.com/electronicsforu/Articles/categoryTree.asp?id=2>.
5. STACO ENERGY, 2004. Guide to Harmonics. 301 Gaddis Blvd. Dayton, OH 45403, www.stacoenergy.com/PDF_Files/Harmonics.pdf
6. MITSUBISHI ELECTRIC, 2004. Mitsubishi IGBT Modules CM150DY-24NF High Power Switching Use.
7. CHERNEY, J.,2004. Restoring Harmony. Water & Wastewater Products Vol. 4, No:2.
8. SHAN-XU, D., YONG, K. and JIAN, C., 2004. An Algorithm for the Output Waveform Compensation of SPWM Inverters Based on Fuzzy-Repetitive Control. Journal of Electrical Engineering, Vol. 55, No:3-4, pp. 64-70.
9. STMICROELECTRONICS, 2004
<http://www.st.com/stonline/books/pdf/docs/9525.pdf>.
10. KOUTROULIS, E., CHATZAKIS, J., KALAITZAKIS, K., MANIAS, S. and VOULGARI, N.C., 2003. A system for inverter protection and real-time monitoring. Elsevier Microelectronics Journal, pp. 823-832.
11. AMAÇ, A.E., 2003. Yeni Aktif Filtre Topolojileri Kullanarak Akım ve Gerilim Harmoniklerinin Azaltılması ve KGS Sistemlerine Uygulanması. Kocaeli Üniversitesi Doktora Tezi, Ekim 2003.
12. GOEBEL, G., 2003. An Introduction to Fuzzy Control Systems.
<http://www.faqz.org/docs/fuzzy/>.
13. FAIRCHILD SEMICONDUCTOR, 2003.
http://emlab.snu.ac.kr/08_lecture/fairchild2003/data.html

14. SUN, X., CHOW, M. H. L., LEUNG, F. H. F., XU, D. and WANG, Y., 2002. Analogue Implementation of a Neural Network Controller for UPS Inverter Applications. IEEE Transactions on Power Electronics. Vol. 17, pp. 305-313. May, 2002
15. Helsper, M., Fuchs, F.W, Münzer, M., 2002. Comparison of Planar- and Trench-IGBT-Modules for resonant applications. PCIM 2002, International Conference on Power Electronics, Intelligent Motion and Power Quality, Nürnberg, 2002; Proceedings on CD.
16. TAI, T. and CHEN, J., 2002. UPS Inverter Design Using Discrete-Time Sliding-Mode Control Scheme. IEEE Transactions on Industrial Electronics, Vol. 49, NO. 1.
17. POWER CONVERSION TECHNOLOGIES INC., 2002. DSP Controller. <http://www.gopcti.com/DSP.htm>
18. TEXAS INSTRUMENTS, 2002. Post Office Box 1443, Houston, Texas 77251-1443.
19. ÖZDEMİR, A., 2001. Neden UPS, <http://www.upsci.com/ups%20neden.htm>.
20. CHAPMAN, D., 2001. Harmonics Causes and Effects. Copper Development Association, Verulam Industrial Estate 224 London Road St Albans AL1 1AQ United Kingdom. www.cda.org.uk
21. JANG, J., LEE, K., SONG, J. and CHOY, I., 2001. Disturbance Observer-Based Digital Control for Single-Phase UPS Inverters. IEEE International Symposium on, ISIE 2001. Vol. 2 , pp.1095 - 1105
22. GUO, W., DUAN, S., KANG, Y. and CHEN, J., 2001. A New Digital Multiple Feedback Control Strategy for Single-phase Voltage-source PWM Inverters. IEEE Electrical and Electronic Technology Conference, TENCON 2001. Vol. 2 , pp.809-813.
23. LEE, T., CHIANG, S.J. and CHANG, J.M., 2001. H_{∞} Loop-Shaping Controller Designs for the Single-Phase UPS Inverters. IEEE Transactions on Power Electronics. Vol. 16, No. 4.
24. MAZUMDAR J., SOUNDALGEKAR M., BUI D. SALDHANA N., KHOURY B. and PUGH S., 2001. Inverter Design for 2001 Future Energy Challenge. Project Report, College of Engineering and Computer Science, University of Central Florida, Orlando, FL 32816.
25. JIAN, L., YONG, J. and JIAN, C., 2000. Fuzzy-Tuning PID Control of an Inverter with Rectifier-Type Nonlinear Loads. PIEMC 2000, Power Electronics and Motion Control Conference. Vol.1, pp.381-384.

26. UESUGI, T., 2000. Power Devices for Automotive Applications, R&D Review of Toyota CRDL, Vol 35, No 2 (2000.6) R&D Review of Toyota CRDL, Vol. 35 No. 2 (2000.6).
27. ALARCÓN, G., CARDENAS, V., RAMIREZ, S., VISAIRO, N., NUÑEZ, C., OLIVER, M. and SIRA-RAMIREZ, H., 2000. Non-Linear Passive Control with Inductor Current Feedback for an UPS Inverter. IEEE 31st Annual Power Electronics Specialists Conference. PESC 00. Vol. 3, pp. 1414 – 1418.
28. RECH, C., GRÜNDLING, H.A. and PINHEIRO, J.R., 2000. A modified Discrete Control Law for UPS Applications. IEEE 31st Annual Power Electronics Specialists Conference. PESC 00. Vol. 3, pp. 1476 – 1481.
29. CARDENAS, V., NUÑEZ, C., OLIVER, M., RAMIREZ, S., ALARCÓN and G., SIRA-RAMIREZ, H., 2000. UPS Inverter Controlled by a Non-Linear Passive Control with Inductor Current Feedback. VII IEEE International Power Electronics Congress. CIEP 2000. pp.201 – 205.
30. RUKONUZZAMAN, M. and NAKAOKA, M., 2000. Space Voltage Vector Modulation Based Voltage Source Inverter with Fuzzy Logic Current Controller. Industrial Technology 2000,. Proceedings of IEEE Internationa Conference on, Vol. 2, 19-22 Jan. 2000, pp.272-277.
31. MOON, M.S. and JOHNSON, R.W.,1999. DSP Control of UPS Inverter with Over-current Limit using Droop Method. IEEE 30th Annual Power Electronics Specialists Conference. PESC 99. Vol. 1, pp.552 – 557.
32. KÜKRER, O. and KÖMÜRÇÜGİL, H.,1999. Deadbeat control method for single-phase UPS inverters with compensation of computation delay. IEE Proc. Electr.Power Appl.. Vol. 146, No. 1.
33. WU, H., LIN, D., ZHANG, D., YAO, K. and ZHANG, J., 1999. A Current-Mode Control Technique with Instantaneous Inductor-Current Feedback for UPS Inverters. Fourteenth Annual Applied Power Electronics Conference and Exposition. APEC'99. Vol.2,pp.951 – 957.
34. WONG, L.K., LEUNG, F.H.F. and TAM, P.K.S, 1999. Control of PWM Inverter using a Discrete-time Sliding Mode Controller. Proceedings of the IEEE International Conference on. PEDS '99. Vol. 2 ,pp. 947 – 950.
35. SUN, X., XU, D., LEUNG, F.H.F., WANG, Y. and LEE, Y., 1999. Neural-Network-Controlled Single-Phase UPS Inverters with Improved Transient Response and Adaptability to Various Loads. Proceedings of the IEEE International Conference on Power Electronics and Drive Systems. PEDS '99. Vol. 2, pp. 865 – 870.
36. MORIYAMA, A., ANDO, I. and TAKAHASHI, I., 1998. Sinusoidal Voltage Control of a Single Phase Uninterruptible Power Supply by a High Gain PI


- Circuit. Proceedings of the 24th Annual Conference of the IEEE. Industrial Electronics Society. IECON '98., Vol. 1, pp.574 – 579.
37. RAVIRAJ, V.S.C and SEN, P.C., 1997. Comparative Study of Proportional-Integral, Sliding Mode, and Fuzzy Logic controllers for Power Converters. IEEE Trans. Ind. Appl., vol.33, No. 2, pp. 518-524.
 38. BYUN Y., JOE K., PARK S., KIM C., 1997. DSP Control of Three-Phase Voltage Source UPS Inverter with Software Controlled Harmonic Conditioners. IEEE Telecommunications Energy Conference, INTELEC 97, pp. 195-20.
 39. KIM, B., CHOI, J., KIM, J. and CHOI, C., 1996. Digital Control Scheme of UPS Inverter to Improve the Dynamic Response. Canadian Conference on Electrical and Computer Engineering, 1996. Vol. 1 pp. 318 – 321.
 40. JOUANNE, A., ENJETI, P. and LUCAS, D., 1996. DSP Control of High-Power UPS Systems Feeding Nonlinear Loads. IEEE Transactions on Industrial Electronics. Vol.43, No 1, pp.121 – 125, February, 1996.
 41. JUNG, S., HUANG, H. and TZOU, Y., 1996. Self-Tuning Discrete Sliding Mode Control of a Closed-Loop Regulated PWM Inverter with Optimal Sliding Surface. IEEE 27th Annual Power Electronics Specialists Conference, 1996. PESC '96. Vol.2, pp.1506 – 1512.
 42. ABDEL-RAHIM, N.M. and QUAICOE, J.E., 1996. Analysis and Design of a Multiple Feedback Loop Control Strategy for Single-Phase Voltage-Source UPS Inverters. IEEE Transactions on Power Electronics. Vol. 11, No. 4, pp.532 – 541.
 43. ÁSTRÖM, K.J. and WITTENMARK, B., 1995. Adaptive Control. Second Edition, Addison-Wesley Publishing Company, Inc.
 44. OSTERHOLZ, H., 1995. Simple Fuzzy Control of a PWM Inverter for a UPS System. 17th International Telecommunications Energy Conference. INTELEC '95. pp.565 – 570.
 45. ABDEL-RAHIM, N. and QUAICOE, J.E., 1994. Multiple Feedback Loop Control Strategy for Single-Phase Voltage-Source UPS Inverter. 25th Annual IEEE Power Electronics Specialists Conference. PESC '94. Vol. 2, pp. 958 – 964.
 46. JUNG, S. and TZOU, Y., 1994. Discrete Feedforward Sliding Mode Control of a PWM Inverter for Sinusoidal Output Waveform Synthesis. 25th Annual IEEE Power Electronics Specialists Conference. PESC '94. Vol.1, pp 552 – 559.
 47. Square D, 1994. Power System Harmonics. Bulletin No.8803PD9402, August 1994, Raleigh, NC, U.S.A.. www-ppd.fnal.gov/EEDOffice-w/Projects/CMS/LVPS/mg/8803PD9402.pdf

48. LIN, B., HUA, C., 1993. Uninterruptible Power Supply With Fuzzy Logic Approach. International Conference on Industrial Electronics, Control, and Instrumentation. Proceedings of the IECON '93. Vol. 2, pp 1123 – 1128.
49. TZOU, Y., HO, L. and OU, R., 1993. Fuzzy Control of a Closed-loop Regulated PWM Inverter under Large Load Variations. International Conference on Industrial Electronics, Control, and Instrumentation, 1993. Proceedings of the IECON '93. Vol 1, pp. 267 – 272.
50. QIN, Y. and DU, S.S., 1993. How Fuzzy Logic can Improve the Performance of Uninterruptible Power Systems. Eighth Annual Applied Power Electronics Conference and Exposition. APEC '93. Conference Proceedings 1993, pp. 540 – 542.
51. CHA, H. KIM, S., KANG, M. and CHUNG, Y., 1990. Real-Time Digital Control of PWM Inverter with PI Compensator for Uninterruptible Power Supply. 16th Annual Conference of IEEE Industrial Electronics Society. IECON'90. Vol. 2, pp.1124 – 1128.
52. AHMED, A., 1999. Power Electronics for Technology. Prentice Hall, Upper Saddle River, New Jersey, Columbus, Ohio.
53. RASHID, M.H., 1993. Power Electronics, Circuits, Devices, and Applications. Second Edition, Prentice Hall Inc. Upper Saddle River, New Jersey, Columbus, Ohio.
54. VITHAYATHIL, J., 1995. Power Electronics, Principles and Applications. McGraw-Hill Inc., 1221 Avenue of the Americas, New York, NY 10020.
55. ELMAS, Ç., 2003. Bulanık Mantık Denetleyiciler. Birinci Baskı, Seçkin Yayıncılık San. Ve Tic. A.Ş., Nisan-2003.
56. ŞEN, Z., 2001. Bulanık Mantık ve Modelleme İlkeleri. Bilge Kültür Sanat, Yerebatan Cad. Salkım Söğüt Sok. Ağa Apt. No:20/4. Cağaloğlu / İstanbul. Ekim-2001.
57. WELSTEAD, S.T., 1994. Neural Network and Fuzzy Logic Applications in C/C++. John Wiley & Sons, Inc., New York, NY, 1994.
58. KELKAR, N.D., 1997. A Fuzzy Controller for Three Dimensional Line Following of an Unmanned Autonomous Mobile Robot. University of Cincinnati, Master of Science in the Department of Mechanical, Industrial, and Nuclear Engineering.
59. BAŞBUĞ, R., 1995. Bulanık Adaptif Kayan Kipli Robot Kontrolü. İ.T.Ü. Fen Bil. Ens. Doktora Tezi, Nisan 1995.

60. JANTZEN, J., 1998. Design of Fuzzy Controllers. Tech. Report no 98-E 864 (design), 19 Aug 1998, Technical University of Denmark, Department of Automation, Bldg 326, DK-2800 Lyngby, DENMARK.
61. BOLAT, E.D., 1998. PIC Tabanlı Otomatik Ayarlı PID Denetleyici. Kocaeli Üniversitesi, Yüksek Lisans Tezi, 1998.
62. HSU, F. and FU, L., 1996. Adaptive Fuzzy Control for Uninterruptable Power Supply with Three-Phase PWM Inverter. Fuzzy Systems Symposium, 1996. Soft Computing in Intelligent Systems and Information Processing. Proceedings of the 1996 Asian, 11-14 Dec. 1996, pp. 188-193.
63. SHIREEN, W., MISIR, D., MALKI, H. and AREFEEN, M.S., 1996. A Soft Switching Scheme for a PWM Inverter using a Fuzzy Logic Controller. Telecommunication Energy Conference, 1996. INTELEC'96, 18th International, 6-10 Oct., 1996, pp. 428-433.
64. CHO, J., LEE, S., MOK, H. and CHOE, G., 1999. Modified Deadbeat Digital Controller for UPS with 3-Phase PWM Inverter. Industry Applications Conference, 1999. Thirty-Fourth IAS Annual Meeting. Conference Record of the 1999 IEEE, Vol. 4, 3-7 Oct. 1999, pp. 2208 – 2215.
65. CHIANG, S.J., TAI, T.L. and LEE, T.S., 1998. Variable Structure Control of UPS Inverters. IEE Proc. Electr. Power Appl., Vol. 145, No. 6, November 1998, pp. 559-567.
66. BASILE, G.L., BUSO, S., FASOLO, S., TENTI, P. and TOMASIN, P., 2000. A 400 Hz, 100 kVA, Digitally Controlled UPS for Airport Installations. Industry Applications Conference, 2000. Conference Record of the 2000, IEEE, Vol. 4, 8-12 Oct., 2000, pp. 2261 – 2268.

Ek A. DEVRE ŞEMALARI

A.1. Denetleyici Kartı




Şekil A.1. Denetleyici kartının devre şeması.

Denetleyici kartının devre şeması Şekil A.1'de verilmiştir. Şekil A.1'de görülen devre şemasının kısımları numaralandırılmıştır. Bu numaralarda bulunan kısımlar şunlardır:

- 1 : TMS320LF2407 DSP işlemcisi
- 2 : hafıza (memory) girişleri
- 3 : referans üretici
- 4 : CAN
- 5 : IGBT PWM sinyali çıkışı
- 6 : DAC çıkışı
- 7 : yük denetleyici çıkışı
- 8 : gerilim ve akım girişleri
- 9 : açık/kapalı (on/off) çıkışı

A.2. Gerilim Okuma Devre Şeması

Şekil A.2'de ise gerilim okuma devresinin şeması görülmektedir.




Şekil A.2. Gerilim okuma devre şeması.

Ek B. DENETLEYİCİ YAZILIMI AKIŞ DİYAGRAMLARI


KGK eviricisi hem simülasyonlarda hem de uygulamalarda sayısal olarak denetlendiği için denetleyici yazılımı da sayısal olarak yapılmıştır. Denetleyici yazılım algoritmasının akış diyagramı iki çevrimli akım tabanlı denetim yöntemi için Şekil B1'de, Bulanık Kazanç Ayarlı PI Denetleyicisi için Şekil B2'de ve BMD ile Geri Besleme Kazancınının Ayarlanması için Şekil B3'de verilmiştir. Bu akış diyagramlarında,

- k : Sayaç
- T_s : Örnekleme zamanı (50 μ s)
- V_o : Çıkış gerilimi
- i_L : Bobin akımı
- e : Gerilim hatası
- de : Gerilim hatasının değişimi
- V_{ref} : Sinüsoidal referans gerilim
- K_2 : Gerilim çevrimi geri besleme kazancı
- I_{ref} : Akım referans siyali
- I_e : Akım hatası


şeklinde alınmıştır.



Şekil B.1. İki çevrimli akım tabanlı denetleyicinin denetim algoritmasının akış diyagramı.



Şekil B.2. Bulanık kazanç ayarlı denetim algoritmasının akış diyagramı.



Şekil B.3. BMD ile gerilim geri besleme kazancının ayarlanmasının denetim algoritmasının akış diyagramı.

ÖZGEÇMİŞ

Emine DOĞRU BOLAT 1971 yılında Uşak, Eşme'de doğdu. İlk öğrenimini Eşme'de, orta öğrenimini İzmir'de tamamladı. 1990 yılında İzmir Çınarlı Anadolu Teknik Lisesi'nin Elektronik Bölümünden mezun oldu. Aynı yıl Marmara Üniversitesi Teknik Eğitim Fakültesi Elektronik-Bilgisayar Bölümünde başladığı lisans öğrenimini 1995 yılında tamamladı. Aynı yıl Samsun Bafra Endüstri Meslek Lisesi Elektronik Bölümünde göreve başladı. Beş aylık bir öğretmenlik sürecinden sonra Mart 1996'da Kocaeli Üniversitesi Teknik Eğitim Fakültesi Elektronik-Bilgisayar Bölümü'ne Araştırma Görevlisi olarak kabul edildi. Eylül 1995'de Kocaeli Üniversitesi Fen Bilimleri Enstitüsü'nde başladığı yüksek lisans eğitimini Haziran 1998'de tamamladı. Aynı yıl yine Kocaeli Üniversitesi Fen Bilimleri Enstitüsü'nde doktora öğrenimine başladı. Halen Kocaeli Üniversitesi Teknik Eğitim Fakültesi Elektronik-Bilgisayar Bölümü'nde Araştırma Görevlisi olarak çalışmaktadır. Evli ve bir çocuk annesidir.