Video nesne takip, görüntü işleme uygulamalarının önemli konularındandır. Bir video nesne takip algoritmasından değişken ışık şiddeti, nesne görüntüsünün engellenmesi, nesne boyutu ve yönelimi değişimi gibi durumlarda hareketli nesneleri takip edebilmesi beklenir. Bu gereksinimler dikkate alındığında, yüksek işlem kapasitesine sahip donanımlara ihtiyaç duyulmaktadır. Mobil robotlar, insansız hava araçları gibi uygulamalar dikkate alındığında, yüksek işlem kapasitesine sahip donanımlar güç tüketimi, donanım boyutu gibi etmenlerden dolayı dezavantaj oluşturmaktadır. FPGA (Alanda programlanabilir kapı dizisi) paralel işlem yapabilirlik, büyük verilerin hızlı işlenmesi, tasarıma göre esneklik ve düşük güç tüketimi durumları göze alındığında video nesne takip gibi görüntü işleme uygulamalarında kazanç oluşturmaktadır. Bu çalışmada korelasyon filtresi tabanlı MOSSE (Hata karelerinin toplamının en küçüğü) takip algoritması donanım mimarisi tasarlanmıştır. Tasarlanan donanım mimarisi yüksek seviye sentezleme(YSS) yaklaşımı ile FPGA üzerinde gerçeklenmiştir. Önerilen donanım mimarisinin tek bir FPGA yongası üzerinde gerçeklenmesi, mobil robotlar ve insansız hava araçları gibi faydalı yükün sınırlı olduğu uygulamalarda kazanç sağlayacaktır.
Video object tracking is significant topic of image processing aplications. A video tracking algorithm is should to track object in condition, variable light intensity, object occlusion , variable object size and variable object orientation. Considering these requirements, hardware with high processing capacity is needed. Hardware with high processing capacity creates disadvantages in applications such as mobile robot, flying vehicle, due to power consumption and hardware size. FPGA provides high performance in image processing applications by parallelism, processing big data capability and flexibility depending on design. In this paper, hardware architecture of Correlation filter based MOSSE video object tracking algorithm is desinged and designed algorithm is implemented on FPGA with high level synthesis aproach. Implementation of proposed hardware architecture on a single FPGA chip will create advantageous in applications where the payload is limited, such as mobile robots and unmanned aerial vehicles.
